메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서 제안하고자 하는 방법은 2개 이상의 출력을 갖는 다출력 논리함수 최적화 기법이다. 주어진 조건을 임시 수정함으로써 보다 많은 공통 회로가 생성되도록 하여 최적 논리회로를 산출한다. 모든 출력에 대하여 공통 회로 가능성이 높은 cube을 찾고, 이에 위반 되는 출력 함수의 cube을 임시 수정함으로써 주어진 입력 그 자체에서 prime implicant를 찾는 방법 보다 대체로 적은 게이트 또는 연결선을 갖는 회로를 얻게 된다. 본 논문에서는 공통 회로 가능성 탐지를 위한 기법이 제시되고, 다시 수정된 부분을 복구하는 방법이 제안된다. 공통 가능성 부분을 찾아 수정과 복구를 반복 수행함으로써 AND, OR, XOR 게이트를 이용한 최적 회로를 출력한다.

목차

요약

1. 서론

2. 기존연구

3. 제안 알고리즘

4. 예

5. 결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017972151