지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2005.9
- 수록면
- 35 - 40 (6page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 1.6Gb/s에서 동작하는 digitally controlled phase-locked loop (DCPLL)를 제안한다. DCPLL은 일반적인 아날로그 PLL과 tracking analog-to-digital 변환기를 결합한 구조이다. 제안한 DCPLL에서는 tracking ADC의 출력이 voltage controlled oscillator (VCO)의 제어 전압을 생성한다. 일반적으로 사용되는 digital PLL (DPLL)은 digitally controlled oscillator (DCO)와 time-to-digit converter (TDC)로 구성된다. DCO와 TDC를 사용한 DPLL은 시간 스텝이 작을 수 록 jitter 특성이 향상되지만 전력소모는 커진다. 이 논문에서 제안한 DCPLL은 DPLL의 핵심요소인 DCO와 TDC를 사용하지 않았기 때문에 jitter, 면적, 전력소모 측면에서 유리하다. DCPLL은 0.18㎛ 4-metal CMOS공정을 이용하여 제작하였고 면적은 1mm × 0.35mm를 차지한다. 1.8V 단일 전원전압으로 정상동작에서는 59mW, power-down 모드에서는 984μW 전력을 소모하고 16.8ps rms jitter를 갖는다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. Tracking ADC로 구성된 digitally controlled PLL
Ⅲ. 시뮬레이션 및 측정 결과
Ⅳ. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A Study on DCPLL with Low Jitter
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2004 .07
-
A Study on Low Jitter DCPLL Using Delay Clock Pulse
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2005 .07
-
Digitally controlled phase locked loop with tracking analog-to-digital converter
대한전자공학회 ISOCC
2005 .10
-
A Phase-Locked Loop with Embedded Analog-to-Digital Converter for Digital Control
[ETRI] ETRI Journal
2007 .08
-
이진 위상-주파수 검출기와 카운터를 사용한 디지털 위상 고정 루프 회로
대한전자공학회 학술대회
2012 .06
-
A JITTER FREE ALL DIGITAL PHASE LOCKED LOOP
ICVC : International Conference on VLSI and CAD
1995 .01
-
A DPLL with a Modified Phase Frequency Detector to Reduce Lock Time
전자공학회논문지
2013 .10
-
An All-Digital Phase-Locked Loop with Fast Acquisition and Low Jitter
대한전자공학회 ISOCC
2008 .11
-
0.4-2㎓, Seamless 주파수 트래킹 제어 이중 루프 디지털 PLL
전자공학회논문지-SD
2008 .12
-
A Constant Relative-Gain DCO with Pseudo-Exponential DAC and FVC Feedback for a Constant Loop-Bandwidth PLL
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2015 .06
-
Cyclic DAC를 이용한 디지털 전압 제어 발진기
대한전자공학회 학술대회
2010 .06
-
Cyclic DAC를 이용한 디지털 전압 제어 발진기
대한전자공학회 학술대회
2010 .06
-
All-Synthesizable 5-Phase Phase-Locked Loop for USB2.0
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .06
-
넓은 주파수 대역에서 동작하는 Digitally Controlled Oscillator 설계
대한전자공학회 학술대회
2014 .11
-
New charge pump with perfect current matching characteristics for low-jitter PLL applications
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2015 .06
-
태양광 PCS의 계통 연계를 위한 Digital PLL 기법
전력전자학회 학술대회 논문집
2011 .07
-
Analog / Digital & Digital / Analog Converter
한국통신학회 워크샵
1986 .01
-
Lock Time 개선과 Jitter 감소를 위한 전하 펌프 PLL
대한전자공학회 학술대회
2003 .07
-
CMOS 를 이용한 Digital-Analog 변환기 설계에 관한 연구 ( A study on design Digital to Analog Converter using the CMOS )
대한전자공학회 학술대회
1988 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-018062014