정수 선형 프로그래밍을 이용한 혼합 가산기 구조의 최적 설계

이덕영 ,  이정근 ,  이정아 외 1명

정보과학회논문지 : 시스템 및 이론

2007 .08

보수 이론을 이용한 32비트 파이프라인 캐리 선택 가산기

김영준 ,  김리섭

전자공학회논문지-SD

2002 .09

연산시간/회로면적 설계 공간 탐색을 통한 혼합가산기 기반 디지털 회로 설계

나영남

한국통신학회논문지

2009 .10

병렬 가산기의 설계 및 성능 분석

김기홍 ,  한탁돈

한국정보과학회 학술발표논문집

1990 .10

Substrate Fed Threshold Logic을 이용한 전 가산기의 제작

한철희 ,  김충기

대한전자공학회 학술대회

1983 .01

이중 경로 십진 부동소수점 가산기 설계

이창호 ,  김지원 ,  황인국 외 1명

전자공학회논문지

2012 .09

새로운 E_MODL 방식을 이용한 고성능 가산기 구현

서정훈

한국컴퓨터정보학회논문지

1997 .12

고속 Floating Point Unit 설계

오행수

전자공학회논문지-IE

2002 .06

광병렬 가산기의 구성을 위한 알고리즘 제안 및 광학적인 구현 ( Algorithm Proposal and Implementation for Optical Parallel Adder )

조웅호 ,  배장근 ,  노덕수 외 1명

대한전자공학회 학술대회

1992 .01

기호치환을 이용한 1-비트 광 가산기 구현 ( Implementation of Optical 1-bit Adder using Symbolic Substitution )

조웅호 ,  김수중

대한전자공학회 학술대회

1993 .01

1 - 비트 기호치환 가산기의 광학적인 구현 ( Optical Implementation for 1 - bit Symbolic Substitution Adder )

조웅호 ,  김수중

전자공학회논문지-A

1994 .08

광병렬 가산기의 구성을 위한 알고리듬 제안 및 광학적인 구현 ( A Proposed Algorithm and its Optical Implementation for Optical Parallel Adder )

조웅호 ,  배장근 ,  노덕수 외 1명

전자공학회논문지-B

1992 .12

다중입력 직렬가산기에 관한 연구 ( 대규모신경회로망에 적용가능한 구조 ) ( A Study on Multiple Input Serial Adder )

박인정

대한전자공학회 학술대회

1996 .01

고속 검사합 모듈의 가산기 구조에 대한 성능 평가의 비교 연구 ( A comparative study on the performance evaluation of adder architecture in high speed checksum module )

김대현 ,  황정호 ,  공진흥

대한전자공학회 학술대회

1998 .01

내적연산을 위한 가산기 공유항의 최적 추출기법 제안 및 이를 이용한 DCT 설계 ( The Optimal Extraction Method of Adder Sharing Component for Inner Product and its Application to DCT Design )

임국찬 ,  장영진 ,  이현수

전자공학회논문지-SD

2001 .07

개선된 조건 합 가산기를 이용한 54x54-bit 곱셈기의 설계 ( Design of a 54x54-bit Multiplier Based on a Improved Conditional Sum Adder )

이영철 ,  송민규

전자공학회논문지-SD

2000 .01

신경 회로망을 이용한 32-bit 부동 소수점 방식 가산기 설계

백승엽 ,  정호선

한국통신학회 학술대회논문집

1989 .11

가산기 - 기반 분산 연산의 최적화 설계 및 이를 이용한 DCT 프로세서 설계

임국찬 ,  장영진 ,  이현수

대한전자공학회 학술대회

2000 .11

고속 연산을 위한 병렬 십진 부동소수점 가산기 설계

윤형기 ,  장인규 ,  이우경 외 1명

한국통신학회 학술대회논문집

2013 .06