지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- Korean Institute of Information Scientists and Engineers 한국정보과학회 학술발표논문집 한국정보과학회 1990년도 가을 학술발표논문집 제17권 제2호
- 발행연도
- 1990.10
- 수록면
- 463 - 466 (4page)
이용수
초록· 키워드
오류제보하기
지금까지 컴퓨터 산술 연산에 대한 많은 연구가 진행되어 왔으나, VLSI 기술이 급속하게 발전함에 따라 이러한 산술 연산 장치에 대한 효율적인 설계와 분석이 요구되고 있다. 특히, 이진 가산기 회로는 컴퓨터 시스템에서 가장 중요한 구성 요소로서, ALU, 승산기, 부동소수점 연산기 및 여러 특수 목적 칩에서 핵심이 되기때문에 가산기 성능은 이들의 성능을 직접적으로 좌우한다고 할 수 있다. 본 논문에서는 캐리 전송(carry propagation)이 효율적으로 수행되는 가산기가 제시되고, 기본 셀들에 대한 시뮬레이션 결과를 이용하여 Hybrid Prefix 가산기(HPA)와 Variable Block 가산기(VBA)의 지연 시간 대 칩 면적간의 관계를 고려함으로써 전체 블럭을 효율적으로 설계하였다. 또한 HPA와 VBA의 성능을 비교 분석 하였다.
목차
요약
1. 서론
2. HPA와 VBA의 특성
3. 가산기의 지연 시간 측정
4. 결론
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
정수 선형 프로그래밍을 이용한 혼합 가산기 구조의 최적 설계
정보과학회논문지 : 시스템 및 이론
2007 .08
-
연산시간/회로면적 설계 공간 탐색을 통한 혼합가산기 기반 디지털 회로 설계
한국통신학회논문지
2009 .10
-
향상된 설계공간을 갖는 혼합 가산기 구조와 최적화
한국정보과학회 학술발표논문집
2006 .06
-
보수 이론을 이용한 32비트 파이프라인 캐리 선택 가산기
전자공학회논문지-SD
2002 .09
-
고속 연산을 위한 병렬 십진 부동소수점 가산기 설계
한국통신학회 학술대회논문집
2013 .06
-
이중 경로 십진 부동소수점 가산기 설계
전자공학회논문지
2012 .09
-
고속 Floating Point Unit 설계
전자공학회논문지-IE
2002 .06
-
가산기 - 기반 분산연산 DWT 프로세서 설계
한국정보과학회 학술발표논문집
2001 .04
-
광병렬 가산기의 구성을 위한 알고리즘 제안 및 광학적인 구현 ( Algorithm Proposal and Implementation for Optical Parallel Adder )
대한전자공학회 학술대회
1992 .01
-
Substrate Fed Threshold Logic을 이용한 전 가산기의 제작
대한전자공학회 학술대회
1983 .01
-
향상된 연산시간, 회로면적, 소비전력의 절충관계를 위한 혼합가산기 기반 CORDIC
한국컴퓨터정보학회논문지
2010 .02
-
광병렬 가산기의 구성을 위한 알고리듬 제안 및 광학적인 구현 ( A Proposed Algorithm and its Optical Implementation for Optical Parallel Adder )
전자공학회논문지-B
1992 .12
-
실시간 편광부호화에 의한 광병렬 가산기 구현 ( Implementation of Optical Parallel Adder using Polarization Coding )
한국통신학회논문지
1992 .12
-
내적연산을 위한 가산기 공유항의 최적 추출기법 제안 및 이를 이용한 DCT 설계 ( The Optimal Extraction Method of Adder Sharing Component for Inner Product and its Application to DCT Design )
전자공학회논문지-SD
2001 .07
-
가산기 - 기반 분산 연산의 최적화 설계 및 이를 이용한 DCT 프로세서 설계
대한전자공학회 학술대회
2000 .11
-
고속 검사합 모듈의 가산기 구조에 대한 성능 평가의 비교 연구 ( A comparative study on the performance evaluation of adder architecture in high speed checksum module )
대한전자공학회 학술대회
1998 .01
-
결합 공간 부호화 방법을 이용한 두 단계 변형부호화자리수 가산기 구현
전자공학회논문지-SD
2001 .11
-
새로운 E_MODL 방식을 이용한 고성능 가산기 구현
한국컴퓨터정보학회논문지
1997 .12
-
기호치환을 이용한 1-비트 광 가산기 구현 ( Implementation of Optical 1-bit Adder using Symbolic Substitution )
대한전자공학회 학술대회
1993 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017968059