지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
SUM 선택신호 발생 방식을 이용한 64-bit 가산기의 설계 ( Sum-Selector Generation Algorithm based 64-bit Adder Design )
전자공학회논문지-D
1998 .01
SUM 선택신호 발생 방식을 이용한 64-bit 가산기의 설계
대한전자공학회 학술대회
1997 .06
고속 연산을 위한 64bit 가산기의 설계 ( Design of high speed 64bit adder )
대한전자공학회 학술대회
1998 .07
고속 연산을 위한 64bit 가산기의 설계
대한전자공학회 학술대회
1998 .06
개선된 조건 합 가산기를 이용한 54x54-bit 곱셈기의 설계 ( Design of a 54x54-bit Multiplier Based on a Improved Conditional Sum Adder )
전자공학회논문지-SD
2000 .01
칩 면적이 작고 동작속도가 빠른 32 비트 가산기 설계 및 구현 ( Design and Implementation of a 32 Bit Adder having Fast Performance and Small Size )
대한전자공학회 학술대회
1997 .01
1bit 전가산기와 4bit 덧셈 연산기 74LS283에서의정 논리와 부 논리에 대한 분석
대한전기학회 학술대회 논문집
2000 .11
SS규칙을 이용한 2-비트가산기
한국통신학회 학술대회논문집
1992 .11
SS규칙을 이용한 2-비트가산기 ( 2-bit Adder using the Rule of Symbolic Substitution )
한국통신학회 학술대회논문집
1992 .01
Bootstrapped CMOS Differential Logic 기술을 채용한 Near-VTH Supply에서 동작하는 64-Bit Adder 설계
대한전자공학회 학술대회
2008 .06
새로운 동적 CMOS 논리 설계방식을 이용한 고성능 32비트 가산기 설계 ( Design of a High-Speed 32-Bit Adder Using a New Dynamic CMOS Logic )
전자공학회논문지-A
1996 .03
부호치환 규칙을 이용한 광2 - 비트가산기 ( Optical 2 - bit Adder Using the Rule of Symbolic Substitution )
한국통신학회논문지
1993 .06
혼합 가산기를 위한 부가산기의 순서와 비트 할당 연구
대한전자공학회 학술대회
2006 .11
Modified Carry-Increment Adder Design
대한전자공학회 학술대회
2006 .11
고성능 가산기의 최적화 연구
한국통신학회논문지
2004 .05
기호치환을 이용한 1-비트 광가산기 구현 ( Implementation of Optical 1-bit Adder Using Symbolic Substitution )
한국통신학회 광전자공학 학술회의
1993 .01
8 bit CMOS ALU를 위한 Adder설계 ( Design of Adder for 8 bit CMOS ALU )
대한전자공학회 학술대회
1995 .01
비콘을 활용한 BIS 연동 지능형 버스관리 시스템 연구
한국전자통신학회 논문지
2017 .01
신경 회로망을 이용한 32-bit 부동 소수점 방식 가산기 설계
한국통신학회 학술대회논문집
1989 .11
16Bit Personal Computer
전자공학회잡지
1985 .06
0