지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2008.2
- 수록면
- 21 - 27 (7page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 CMOS 0.18-μm 공정을 이용한 16:1 바이너리-트리 멀티플렉서 (MUX)를 기술한다. 본 MUX는 넓은 동작속도 범위와 공정-온도 변화에서도 둔감하게 동작할 수 있도록 여러 딜레이 보상 기법들을 적용하였다. 제안하는 MUX는 넓은 동작속도 범위와 공정-온도 변화에서도 셋업 마진과 홀드 마진이 최적 값인 0.5UI를 약 0.05UI의 표준편차 내에서 유지할 수 있음을 모의실험을 통하여 확인하였다. 이러한 결과는 CMOS 로직 회로의 특성이 민감하게 변화함에도 불구하고 제안된 딜레이 보상 기법이 효과적으로 적용되었으며, 따라서 회로의 신뢰성이 매우 향상되었음을 나타낸다. 본 MUX는 0.18-μm CMOS 공정을 이용하여 제작되었으며, 테스트 보드로 검증되었다. 전원 전압이 1.8-V인 환경에서, MUX의 최대 data-rate과 면적은 각각 1.65-Gb/s와 0.858 ㎟이고, 24.12 mW의 전력을 소모하며, 출력 eye opening은 1.65-Gb/s의 동작 환경에서 272.53 mV, 266.55 ps으로 측정되었다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 제안하는 16:1 바이너리-트리 MUX
Ⅲ. MUX 셀 설계
Ⅳ. 모의실험 및 실험결과
Ⅴ. 결론
참고문헌
저자소개
참고문헌 (7)
참고문헌 신청
T. Palkert , 2005 , A review of current standards activities for high speed physical layers , Proc. 5th International Workshop on System-on-Chip for Real-Time Applications : 495 ~ 499
Jinwook Kim , 2005 , A Four-Channel 3.125-Gb, s, ch CMOS Serial-Link Transceiver With a Mixed-Mode Adaptive Equalizer , IEEE J. Solid-State Circuits 40 (2)
C. L. Stout , 1993 , 10 Gb, s silicon bipolar 8 : 1 multiplexer and 1 : 8 demultiplexer , IEEE J. Solid-State Circuits 28 (3) : 339 ~ 343
. Hendarman , 2002 , STS-768 multiplexer with full rate output data retimer in InP HBT , 24th Annual Technical Digest Gallium Arsenide Integrated Circuit (GaAs IC) Symposium : 211 ~ 214
J. Cao , 2002 , OC-192 transmitter and receiver in standard 0.18-μm CMOS , IEEE J.Solid-State Circuits 37 (12) : 1768 ~ 1780
Jinwook Kim , 2005 , A Four-Channel 3.125-Gb, s, ch CMOS Serial-Link Transceiver With a Mixed-Mode Adaptive Equalizer , IEEE J. Solid-State Circuits 40 (2)
C. L. Stout , 1993 , 10 Gb, s silicon bipolar 8 : 1 multiplexer and 1 : 8 demultiplexer , IEEE J. Solid-State Circuits 28 (3) : 339 ~ 343
. Hendarman , 2002 , STS-768 multiplexer with full rate output data retimer in InP HBT , 24th Annual Technical Digest Gallium Arsenide Integrated Circuit (GaAs IC) Symposium : 211 ~ 214
J. Cao , 2002 , OC-192 transmitter and receiver in standard 0.18-μm CMOS , IEEE J.Solid-State Circuits 37 (12) : 1768 ~ 1780
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A High Speed and Low Power 4:1 Multiplexer Architecture for Graphic Memory Interface
ICEIC : International Conference on Electronics, Informations and Communications
2010 .06
-
테스트를 고려한 8*8 MUX의 설계
대한전자공학회 학술대회
1987 .11
-
테스트를 고려한 8 × 8 MUX의 설계 ( A 8 x 8 MUX Design with Testability )
대한전자공학회 학술대회
1987 .01
-
GaAs 4 : 1 MUX 개발 ( Development of GaAs 4 : 1 MUX )
한국통신학회 학술대회논문집
1988 .01
-
GaAs 4 : 1 MUX개발 ( Development of GaAs 4:1 MUX )
특정연구 결과 발표회 논문집
1988 .01
-
시스템 진단을 위한 실장 MUX의 검사패턴 생성 알고리듬 ( The Test Pattern Generation Algorithm of Embedded MUX for the System Diagnosis )
전자공학회논문지-B
1993 .04
-
[기술개발사례]T1 MUX 장치의 개발과 응용
텔레콤
1990 .11
-
Access Mux의 Positioning 전략
한국정보통신설비학회 세미나
2003 .01
-
MuX에서 제어 객체 선정 메커니즘
한국정보과학회 학술발표논문집
1997 .04
-
HS-1840 Analog MUX의 오동작 정리
한국항공우주학회 학술발표회 초록집
2010 .11
-
MuX를 이용한 텔리프레젠테이션 시스템의 구현 ( An Implementation of Tele-Presentation System Using MuX )
한국통신학회논문지
1998 .11
-
Inductorless 8.9 ㎽ 25 Gb/s 1:4 DEMUX and 4 ㎽ 13 Gb/s 4:1 MUX in 90 ㎚ CMOS
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2010 .09
-
A 256-Radix Crossbar Switch Using Mux-Matrix-Mux Folded-Clos Topology
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2014 .12
-
MuX를 이용한 영상회의 시스템에서 scene contents 변화에 관한 트래픽 분석 ( Traffic analysis in the change of scene contents in the teleconference system using MuX )
한국통신학회 학술대회논문집
1996 .01
-
최적의 MUX-based FPGA 설계를 위한 하드웨어 할당 알고리듬 ( A Hardware Allocation Algorithm for Optimal MUX-based FPGA Design )
한국통신학회논문지
2001 .07
-
Mux에서 소스트웨어 H.263 포맷의 처리 객체 설계 ( The Design of Processing Object in the MuX for Software H.263 format )
한국통신학회 학술대회논문집
1996 .01
-
저궤도위성의 발사체 Mux 인터페이스 검증용 시뮬레이터 개발 및 시험
한국항공우주학회 학술발표회 초록집
2012 .11
-
구현 기술을 고려한 다단계 논리 최적화에 바탕을 둔 새로운 MUX-based FPGA 논리 합성 기법 ( A New MUX-based FPGA Logic Synthesis Approach based on Technology-Dependent Multi-Level Logic Optimization )
전자공학회논문지-A
1996 .09
-
박막 필터를 이용한 MUX/DeMUX 최적화 설계를 위한 실험적 연구
한국통신학회 학술대회논문집
2002 .07
-
A Logic Minimization Approach to MUX-based FPGA Technology Mapping
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1996 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
SiGe HBT를 이용한 10Gbps 2:1 시분할 멀티플렉서 설계
이상흥
,
강진영
,
송민규
대한전자공학회 학술대회
1999
.11
Spiral micro inductor를 사용한 20Gb/s급 저면적 2:1 Multiplexer 설계
김선중
,
범진욱
대한전자공학회 학술대회
2007
.07
초고속 4 : 1 멀티플렉서의 설계 ( Design of the High-Speed 4 : 1 Multiplexer )
김학선
,
최병하
,
이형재
대한전자공학회 학술대회
1989
.01
멀티플렉서를 이용한 저전력 터치센서용 아날로그 전단부 설계
박재형
,
김동영
,
이동수
외 1명
대한전자공학회 학술대회
2013
.11
1.2V 전원전압용 RGC 입력단을 갖는 5-Gb/s CMOS 광 수신기
탁지영
,
김혜원
,
신지혜
외 2명
전자공학회논문지-SD
2012
.03
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-016397963