메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
한국전자파학회 한국전자파학회논문지 韓國電磁波學會論文誌 第20卷 第1號
발행연도
2009.1
수록면
29 - 36 (8page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 60 ㎓ 대역에서 동작하는 WPAN용 수신기에 필요한 저잡음 증폭기와 하향 주파수 혼합기를 90 ㎚ CMOS 공정을 이용하여 설계하고 제작한 결과를 보인다. 우선 각 소자에 사용될 트랜지스터의 특성을 추출하기 위해 원하는 바이어스 조건에서 cascode 구조의 S-parameter를 측정했으며, 이 때 사용된 RF 패드를 따로 측정하여 그 영향을 제거함으로써 트랜지스터만의 특성을 찾아내었다. 저잡음 증폭기는 3단의 cascode 구조를 사용했으며, 측정 결과 25 ㏈ 이득과 7 ㏈ 이하의 잡음지수 결과를 얻었다. 그리고 하향 주파수 혼합기는 LO의 입력에 balun을 사용한 balanced 구조로 측정 결과 IF 주파수(8.5~11.5 ㎓) 범위내에서 12.5 ㏈의 변환손실과 ?7 ㏈m의 입력 P1㏈을 나타내었다. 제작된 저잡음 증폭기 및 하향 주파수 혼합기의 크기와 소모 전력은 각각 0.8×0.6 ㎟에 43 ㎽와 0.85×0.85 ㎟에 1.2 ㎽이다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 90 ㎚ CMOS를 이용한 60 ㎓ 저잡음 증폭기 및 하향 주파수 혼합기 설계
Ⅲ. 90 ㎚ CMOS를 이용한 저잡음 증폭기 및 하향 주파수 혼합기 제작 및 측정
Ⅳ. 결론
참고문헌

참고문헌 (7)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0