메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
윤상호 (인하대학교) 이한호 (인하대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 대한전자공학회 2009년 SoC학술대회
발행연도
2009.5
수록면
158 - 161 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문은 40-Gb/s급 광통신 시스템을 위한 concatenated BCH 복호기 구조를 제안한다. BCH(3860, 3824) 코드와 BCH(2040,1930) 코드로 구성 된 concatenated BCH 부호는 ITU-T의 G.975, G.709에 표준화된 리드-솔로몬(255, 239) 부호와 비교 하였을 때 비트 오류율 (BER) 10?¹²에서 부가적인 오버헤드 없이 7.98㏈의 네트 코딩게인을 제공한다. 본 구조는 Xilinx Virtex-5 FPGA 및 1.8V의 공급전압을 갖는 0.18-㎛ CMOS 공정 기술로 구현하였다. 제안 된 구조는 Xilinx Virtex-5 FPGA에서 222MHz에서 동작하며 28-Gb/s 데이터 처리율을 가진다. 또한, 0.18-㎛ CMOS 기술에서는 333㎒의 클럭주파수로 동작하며 42-Gb/s의 데이터 처리율을 가진다.

목차

요약
Abstract
Ⅰ. INTRODUCTION
Ⅱ. BCH Coding
Ⅲ. CONCATENATED BCH DECODER
Ⅳ. 40-GB/S CONCATENATED BCH Decoder ARCHITECTURE
Ⅴ. RESULTS AND COMPARISON
Ⅵ. CONCLUSIONS
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-018602025