지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2009.5
- 수록면
- 203 - 206 (4page)
이용수
초록· 키워드
오류제보하기
저전력, 고속 동작을 위하여 CMOS differential 구조 delay cell을 이용한 voltage controlled oscillator 및 CMOS prescaler를 설계하였다. 본 논문에서는 voltage controlled oscillator에 사용된 delay cell 회로의 동작 원리와 기존의 delay cell에 비해 어떤 장점을 가지고 있는지 설명하고, 또한 저전력이면서 고속 동작이 가능한 prescaler 회로와 prescaler 회로에 사용된 D flip-flop 회로의 동작 원리와 장점을 설명한다. 설계 공정은 0.18-㎛ n-well CMOS technology 공정을 사용하였으며, spectre simulator로 통한 모의실험 결과 1.8 V 전원 전압을 인가하여 설계된 voltage controlled oscillator는 2.18 ㎓에서 위상 잡음 특성은 -90.39 ㏈c/㎐ @ 1 ㎒z, 소비 전력은 17.3 ㎽ 이였으며. 또한 설계된 prescaler는 2.18 ㎓ 입력신호에서 소비 전력은 1.58 ㎽ 였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 모의실험 결과
Ⅳ. 결론
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
2.5㎓ 0.25㎛ CMOS Dual-Modulus 프리스케일러 설계
대한전기학회 학술대회 논문집
2006 .10
-
초고속 구조의 0.8um CMOS Prescaler 연구
대한전자공학회 학술대회
1997 .06
-
초고속 구조의 0.8um CMOS Prescaler 연구 ( A Study on the High Speed Prescaler Design in 0.8um CMOS )
대한전자공학회 학술대회
1997 .07
-
Dual-Modulus Prescaler를 위한 AND 게이트가 함께 있는 고속 TSPC Flip-Flop의 구현
대한전자공학회 학술대회
2010 .06
-
저전력 고속 D 플립-플롭을 이용한 Dual-Modulus 프리스케일러 설계
대한전자공학회 학술대회
2008 .11
-
Improved CMOS Dynamic D-type Flip-Flops for High-Speed Dual-Modulus Prescaler
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
1.7GHz prescaler with new D-type Flip-Flops
한국통신학회 학술대회논문집
2001 .07
-
0.18um CMOS 공정을 이용한 IEEE 802.11 a WLAN용 저전력 1/2-Divider & 8/9-Prescaler 설계
한국통신학회 학술대회논문집
2004 .07
-
무선 통신용 Dual-Modulus Prescaler 위상고정루프(PLL)의 간단한 분주 구조
대한전자공학회 학술대회
1999 .11
-
고속 Prescaler용 Dynamic DFF의 설계
대한전자공학회 학술대회
1995 .01
-
Duty Cycle 조정이 가능한 새로운 저전력 시스템 CMOS Voltage-Controlled Oscillator 설계
대한전자공학회 학술대회
2006 .06
-
저전력 D-flipflop을 이용한 고성능 Dual-Modulus Prescaler ( High Performance Dual-Modulus Prescaler with Low Power D-flipflops )
한국통신학회논문지
2000 .10
-
Selective Latch Technique을 이용한 고속의 Dual-Modulus Prescaler ( A High-Speed Dual-Modulus Prescaler Using Selective Latch Technique )
대한전자공학회 학술대회
1998 .11
-
Selective Latch Technique을 이용한 고속의 Dual-Modulus Prescaler
대한전자공학회 학술대회
1998 .11
-
Dual-Modulus Prescaler를 위한 AND 게이트가 함께 있는 고속 TSPC Flip-Flop의 구현
대한전자공학회 학술대회
2010 .06
-
PLL Frequency Synthesizer with Hidden Prescaler
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1996 .01
-
65nm CMOS 공정을 이용한 메타구조의 전압 제어 발진기와 프리스케일러의 연구
대한전자공학회 학술대회
2017 .06
-
Shallow junction SBC 공정을 이용한 Prescaler의 설계 및 제작 ( Design and Fabrication of a Prescaler using Shallow Junction SBC Process )
대한전자공학회 학술대회
1984 .01
-
1 GHZ급 CMOS VOC ( Voltage Controlled Oscillator ) 에 관한 연구 ( Design & Integration on CMOS VCO ( Voltage-Controlled Oscillator ) with 1GHz Frequency )
대한전자공학회 학술대회
1995 .07
-
58.6 ~ 61.7㎓ 0.11μm CMOS 전압제어발진기의 연구
대한전자공학회 학술대회
2013 .07
이 논문의 저자 정보
이 논문과 함께 이용한 논문
2.5㎓ 0.25㎛ CMOS Dual-Modulus 프리스케일러 설계
오근창
,
강기섭
,
박종태
외 1명
대한전기학회 학술대회 논문집
2006
.10
입력 위상 잡음 억제 및 체배 주파수의 듀티 사이클 보정을 위한 VCO/VCDL 혼용 기반의 다중위상 동기회로
하종찬
,
위재경
,
이필수
외 2명
전자공학회논문지-SD
2010
.11
A Design of a Wide Range Low Power Delay-Locked Loop for High Efficiency Synchronous Rectifier
Seong-Jin Oh
,
Jung-Yeon Kim
,
Hyung-Gu Pa
외 2명
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2015
.06
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-018601917