지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2009.5
- 수록면
- 235 - 238 (4page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 bit line 감지 증폭기를 부하가 큰 bit line으로부터 분리시켜 active 모드에서의 누설전류 소모를 최소화하는 방법을 제안하고자 한다. 제안된 방식은 또한 column 명령 인가 시 bit line 감지 증폭기를 enable하기 위한 수단으로 self?decay 회로를 기반으로 한 pulse generator를 적용하여, PVT 조건에 따른 누설전류의 양에 따라 source driver 및 isolation 트랜지스터의 활성화 구간을 실시간으로 조절 가능하게 한다. 68㎚ CMOS 공정기술을 이용하여 설계한 2Gb DRAM에 제안한 회로를 적용함으로써 active mode에서의 array 전체의 전류소모가 75%정도 감소하는 결과를 얻을 수 있음을 확인하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 기존 Bit Line 감지 증폭기
Ⅲ. 제안하는 Bit Line 감지 증폭기
Ⅳ. 비교 결과
Ⅴ. 결론
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Double Shared Bit Line Sense Amplifier Scheme for High Density DRAMs
ICVC : International Conference on VLSI and CAD
1995 .01
-
A Low-Noise Open-Bit-Line Architecture Having Bidirectional-Matched-Global-Bit-Line for 1-Gb DRAM
대한전자공학회 학술대회
1998 .01
-
DRAM에서 open bit line의 데이터 패턴에 따른 노이즈(noise) 영향 및 개선기법
전기전자학회논문지
2013 .09
-
A Quantitative Analysis of DRAM Bit-Line Architecture Using Distributed Network Model
ICVC : International Conference on VLSI and CAD
1997 .01
-
256K Bit 시대의 전망
전자진흥
1985 .01
-
Analysis of Ground Bit-line Pre-charge Scheme Used in Low Power DRAM
한국산업정보학회 학술대회논문집
2014 .01
-
CMOS DRAM의 고속감지증폭기 설계
대한전자공학회 학술대회
1985 .06
-
CMOS DRAM의 고속감지증폭기 설계 ( Design of the High Speed Sense Amplifier for CMOS DRAM )
대한전자공학회 학술대회
1985 .01
-
극저 누설전류를 가지는 1.2V 모바일 DRAM
대한전자공학회 학술대회
2007 .07
-
극저 누설전류를 가지는 1.2V 모바일 DRAM
대한전자공학회 학술대회
2007 .07
-
개선된 전력소비 특성을 갖는 Dram용 감지회로 설계에 관한 연구 ( A Study on the Design of Sense Amplifier With Enhanced Power Consumption Characteristic for Dram`s )
대한전자공학회 학술대회
1990 .11
-
대기상태인 논리 회로에서의 누설전류 최소화 입력 탐색 방법
전자공학회논문지-SD
2009 .10
-
Register File 을 집적한 64K BIT DRAM ( 64K Bit DRAM with Register Files )
대한전자공학회 학술대회
1997 .11
-
Offset-Trimming Bit-Line Sensing Scheme for Gigabit-Scale DRAM'S
대한전자공학회 학술대회
1995 .01
-
A Multi-Point Sense Amplifier and High-Speed Bit-Line Scheme for Embedded SRAM
Journal of Electrical Engineering and information Science
1998 .06
-
A Multi-Point Sense Amplifier and High-Speed Bit-Line Scheme for Embedded SRAM
Journal of Electrical Engineering and Information Science
1998 .06
-
3단 폴딩증폭기를 사용한 8비트 저전력 전류구동 A / D변환기 설계 ( Design of an 8-Bit Low-Power Current-Mode A / D Converter Using Three-Level Folding Amplifiers )
한국통신학회 학술대회논문집
1996 .01
-
CMOS 회로의 공정 변이를 고려한 누설전류 모델링 및 측정
대한전자공학회 학술대회
2008 .05
-
전자부품 고장모드를 고려한 Built-In-Test 성능분석
한국항공우주학회지
2015 .05
-
비콘을 활용한 BIS 연동 지능형 버스관리 시스템 연구
한국전자통신학회 논문지
2017 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-018601826