지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- Korean Institute of Information Scientists and Engineers Journal of Electrical Engineering and Information Science Journal of Electrical Engineering and Information Science Vol.3 No.3
- 발행연도
- 1998.6
- 수록면
- 300 - 305 (6page)
이용수
초록· 키워드
오류제보하기
This paper describes new sense amplifier with fast sensing delay time of 0.54ns and 32kb CMOS embedded SRAM with 4.67ns access time for a 3-V power supply. It was achieved using the sense amplifier with multiple point sensing scheme and high speed bit-line scheme. The sense amplifier saves 25% of the power dissipation compared with the conventional one while maintaining a very short sensing delay. The SRAM uses 0.5m double-polysilicon and triple-metal CMOS process technology. A die size is 1.78㎜×2.13㎜.
목차
Abstract
Ⅰ. Introduction
Ⅱ. Sense Amplifier Circuit and Bit-Line Scheme
Ⅲ. Bit-Line Schemes
Ⅳ. Simulation Results
Ⅴ. Conclusion
References
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A Multi-Point Sense Amplifier and High-Speed Bit-Line Scheme for Embedded SRAM
Journal of Electrical Engineering and information Science
1998 .06
-
A Multi-Point Sense Amplifier for Embedded SRAM
대한전자공학회 학술대회
1998 .06
-
A Multi-Point Sense Amplifier for Embedded SRAM
대한전자공학회 학술대회
1998 .07
-
개선된 Control Circuit 과 Sense Amplifier 를 갖는 고속동작 Embedded SRAM 의 설계 ( A High Speed Embedded SRAM with Improved Control Circuit and Sense Amplifier )
대한전자공학회 학술대회
1998 .07
-
개선된 Control Circuit과 Sense Amplifier를 갖는 고속동작 Embedded SRAM의 설계
대한전자공학회 학술대회
1998 .06
-
저전압 SRAM 의 고속동작을 위한 전류감지 증폭기
대한전자공학회 학술대회
2005 .11
-
Embedded Pseudo SRAM with 320x120x18 Bits and Dual I/O Ports for Display IC
대한전자공학회 ISOCC
2007 .10
-
Priority-based SRAM Design
대한전자공학회 ISOCC
2013 .11
-
초고속 고집적 Synchronous SRAM과 Logic Embedded SRAM을 위한 Trench Isolation의 Full CMOS SRAM Cell Technology
대한전자공학회 학술대회
1998 .01
-
Multi-Level Cell용 Sensing Margin 확보를 위한 새로운 Sense Amplifier
대한전자공학회 학술대회
2009 .07
-
128 K x 8 bit SRAM 메모리 다중칩 패키지 제작 ( A Fabrication 128 K x 8 BIT sram Multichip Package )
전자공학회논문지-A
1994 .03
-
Double Shared Bit Line Sense Amplifier Scheme for High Density DRAMs
ICVC : International Conference on VLSI and CAD
1995 .01
-
전류모드 기술을 이용한 고속동작 SRAM 설계
대한전자공학회 학술대회
2006 .06
-
누설전류 감소기법을 적용한 256-Kb Embedded SRAM 설계
대한전자공학회 학술대회
2006 .11
-
Source Follower Based Single Ended Sense Amplifier for Large Capacity SRAM
대한전자공학회 ISOCC
2013 .11
-
DRAM에서 open bit line의 데이터 패턴에 따른 노이즈(noise) 영향 및 개선기법
전기전자학회논문지
2013 .09
-
소스 전압을 높인 메모리 셀을 이용한 저전력 SRAM
전자공학회논문지-SD
2004 .08
-
고속의 GaAs SRAM 을 위한 새로운 센스앰프의 설계 ( Design of a Novel Strutured Sense Amplifier for a High Speed GaAs SRAM )
대한전자공학회 학술대회
1992 .01
-
Design Layout for Very High Speed SRAM Module
대한전자공학회 워크샵
1990 .01
-
Low Power-High Performance Embedded SRAM Circuit Techniques with Enhanced Array Ground Potential
대한전자공학회 학술대회
1997 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017766002