지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ICEIC : International Conference on Electronics, Informations and Communications ICEIC : 2010
- 발행연도
- 2010.6
- 수록면
- 407 - 410 (4page)
이용수
초록· 키워드
오류제보하기
In this paper, the power gating using a cluster-based MTCMOS(Multi-Threshold CMOS) technique is proposed. MTCMOS can efficiently reduce the leakage current when a circuit is in the standby state. The proposed method considers the transition frequency of gates which represents how frequently a part of circuit is used and the path information of gates to optimize the size of sleep transistor. The method is experimented with Nangate freePDK 45nm model library on various circuits. The results were compared with ST-free design which does not use the sleep transistor and the previous method which does not consider the path information and transition frequency of circuit. The result shows that the new method in this thesis was 75% more effective than ST-free structure and 5.3% more effective than previous method on the average for reduction of leakage power. In addition, the reduction of sleep transistor area was 28.3%.
목차
Abstract
Ⅰ. Introduction
Ⅱ. BACKGROUND
Ⅲ. Sleep transistor sizing through a path search and power gating considering delay for reducing leakage power
Ⅳ. EXPERIMENT RESULTS
Ⅴ. CONCLUSIONS
Acknowledgments
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Performance and Wake-Up Schedule Optimization of Power Gating Design
대한전자공학회 ISOCC
2008 .11
-
A Novel Leakage Power Reduction Technique for CMOS Circuit Design
대한전자공학회 ISOCC
2010 .11
-
Self-Power Gating Technique For Low Power Asynchronous Circuit
전기전자학회논문지
2018 .09
-
Power Gated SRAM Circuits with Data Retention Capability and High Immunity to Noise : A Comparison for Reliability in Low Leakage Sleep Mode
대한전자공학회 ISOCC
2010 .11
-
Standby Mode에서 Control Transistor 삽입을 이용한 CMOS Logic Circuits의 Leakage 감소기술
대한전자공학회 학술대회
2006 .11
-
Transistor Layout Optimization for Leakage Saving
대한전자공학회 ISOCC
2013 .11
-
Introduction to Industrial Applications of Low Power Design Methodologies
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2009 .12
-
Delay Optimization using Path Correlation and Gate Sizing
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
A Leakage Power Reduction Technique Using IVC and Gate Modification under Delay Constraints
대한전자공학회 ISOCC
2007 .10
-
New Dynamic Logic Gate Design Method for Improved TFT Circuit Performance
Journal of information display
2005 .01
-
SOC Power Off – Power Noise Analysis
대한전자공학회 ISOCC
2009 .11
-
경로 상관관계와 게이트 사이징을 통한 지연시간 최적화
대한전자공학회 학술대회
2007 .07
-
경로 상관관계와 게이트 사이징을 통한 지연시간 최적화
대한전자공학회 학술대회
2007 .07
-
다수 파워-도메인을 지원하는 파워-게이팅에 대한 이해
대한전자공학회 학술대회
2008 .11
-
Surface Modification of Polymer Gate Dielectrics for Low Power in Organic Transistors
한국고분자학회 학술대회 연구논문 초록집
2018 .10
-
Insulated Gate Transistor의 설계 및 제작 ( Design and Fabrication of the Insulated Gate Transistors )
대한전자공학회 학술대회
1987 .11
-
Gate-Level Delay/Leakage의 통계적 분석에 LER과 RDF가 미치는 영향분석
대한전자공학회 학술대회
2009 .05
-
Organic Source-Gated Transistors with Deformability for Low-Power Operation
한국고분자학회 학술대회 연구논문 초록집
2019 .04
-
A Low-leakage SRAM using Power-gating and Virtual-ground
대한전자공학회 ISOCC
2012 .11
-
파워 게이팅 회로에서 복구 지연과 트랜지스터 비용 최적화 기법
대한전자공학회 학술대회
2008 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004077648