지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2008.5
- 수록면
- 263 - 266 (4page)
이용수
초록· 키워드
오류제보하기
본 논문은 12.8 Gb/s multilevel pulse amplitude serial link transmitter에 관하여 제안하였다. 제한된 channel bandwidth를 극복하기 위해 4-PAM을 사용하여 data를 전송하였으며 4-PAM은 4개의 level로 각기 data 2 bit씩을 나타내므로 필요한 전송 frequency는 반으로 줄어 3.2 ㎓의 clock으로 12.8 Gb/s의 전송 속도가 가능해졌다. 본 연구는 0.18 ㎛ CMOS 공정을 통하여 설계되었으며 1.8 V supply voltage에서 eye 크기가 400 ㎷ 이었으며 최대 동작 속도는 12.8 Gb/s이며 전력 소모는 120 ㎽이다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. Transmitter
Ⅲ. 실험
Ⅳ. 결론
감사의 글
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A CMOS 8 Gb/s 4-PAM transmitter for Chip-to-Chip Communication
대한전자공학회 학술대회
2009 .05
-
A 8 Gb/s 4-PAM Transmitter in 0.18 μm CMOS Technology
대한전자공학회 ISOCC
2008 .11
-
A CMOS 12.8 Gb/s 4-PAM Transmitter for Chip-to-Chip Communications
ICEIC : International Conference on Electronics, Informations and Communications
2008 .06
-
Current Mode Signaling 방법을 이용한 0.18㎛ CMOS 3.2-Gb/s 4-PAM Serial Link Receiver
전자공학회논문지-SD
2009 .10
-
A 2.4 Gb/s 4-PAM Receiver in 0.18㎛ CMOS Technology
대한전자공학회 워크샵
2008 .09
-
4-PAM signaling을 이용한 high speed serial link transmitter
전자공학회논문지-SD
2009 .11
-
A CMOS 3.2 Gb/s 4-PAM serial link transceiver
대한전자공학회 ISOCC
2009 .11
-
A 12.8-Gb/s 4-PAM Receiver in 180-㎚ CMOS technology
ICEIC : International Conference on Electronics, Informations and Communications
2008 .06
-
A Low Power 6.4 Gb/s Serial Link Transmitter in 0.18㎛ CMOS Technology
대한전자공학회 워크샵
2008 .09
-
A 10/20 Gb/s Dual-Mode NRZ/PAM-4 Transmitter in 28-nm CMOS
대한전자공학회 학술대회
2019 .06
-
A CMOS 4-PAM Receiver for serial link
대한전자공학회 학술대회
2009 .05
-
90-nm CMOS 기술을 이용한 10 Gb/s 4 채널 광 송신기
대한전자공학회 학술대회
2011 .11
-
10 Gb/s 광전송 시스템 설계
대한전자공학회 학술대회
1996 .11
-
10 Gb/s 광전송 시스템 설계 ( Design of a 10Gb/s Optical Transmission System )
대한전자공학회 학술대회
1996 .11
-
A CMOS 4-PAM Receiver for serial link
대한전자공학회 학술대회
2008 .05
-
A 2-40 Gb/s PAM4/NRZ Dual-mode Wireline Transmitter with 4:1 MUX in 65-nm CMOS
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .04
-
100Gb/s 광전송 시스템 개발
한국통신학회 워크샵
1996 .01
-
10Gb/s 광전송 시스템 개발
한국통신학회 워크샵
1996 .01
-
10Gb/s 광전송시스템 개발
한국통신학회 워크샵
1995 .01
-
100Gb/s ( 10Gb/s×10채널 ) 신호의 단일모드 광섬유 전송 ( Transmission of 100Gb/s ( 10Gb/s x 10channels ) signals using Single Mode Fiber )
대한전자공학회 기타 간행물
1997 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
A CMOS 12.8 Gb/s 4-PAM Transmitter for Chip-to-Chip Communications
Hyunkyo Kim
,
Jungjoon Lee
,
Jinwook Bu
외 1명
ICEIC : International Conference on Electronics, Informations and Communications
2008
.06
Redundant Multi-Valued Logic을 이용한 고속 및 저전력 CMOS Demultiplexer 설계
김태상
,
김정범
정보 및 제어 논문집
2005
.05
다중 시리얼 데이터 통신을 위한 3.4Gb/s 송신기 회로 설계
김강직
,
박치민
,
김동균
외 4명
대한전자공학회 학술대회
2009
.05
Redundant 다치논리 (Multi-Valued Logic)를 이용한 9 Gb/s CMOS 디멀티플렉서 설계
안선홍
,
김정범
전자공학회논문지-SD
2007
.02
155 Mb/s BiCMOS 멀티플렉서-디멀티플렉서 소자
이상훈
,
김성진
한국통신학회논문지
2003
.01
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004206138