메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
조성곤 (숭실대학교) 박명석 (숭실대학교) 위재경 (숭실대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2007년도 SOC 학술대회
발행연도
2007.5
수록면
461 - 464 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
이 논문은 LTCC 모듈위에 올려진 디지털 칩과 고속 동작을 하는 가상의 칩에 따른 잡음 분석을 보여준다. 고속 동작하는 가상의 칩이 동작할 때 디지털 칩의 전원 잡음이 동작에 어떠한 영향이 미치는지 시뮬레이션 결과를 통하여 보았다. 또한 직접 설계한 LTCC 모듈을 사용하여 일반적인 유전체와 고유전체를 사용할 때 전원 잡음의 효과를 분석하였다. 또한 LTCC 모률에 사용되는 VIA의 Clearance 부분의 크기에 따른 임피던스의 변화를 비교하였다. LTCC 모듈상에 각 칩이 동작할 때 LTCC 모듈의 임의의 위치에 따른 임피던스 변화를 보였다. 따라서 패키지 크기가 작아짐에 따라 원하는 동작 주파수에 임피던스를 낮추기 위하여 고유전체를 사용한 LTCC 모듈을 이용한 power/ground 사이에 나타나는 내장 디커플링 커패시터의 용량을 고려해야 한다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅳ. 결론
감사의 글
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-000994851