지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2011.11
- 수록면
- 54 - 57 (4page)
이용수
초록· 키워드
오류제보하기
전자기기의 고성능, 다기능, 소형화 추세에 따라 3D 패키지 기술이 주목되고 있다. 특히, TSV(Through Silicon Via)기술은 상하의 배선을 관통홀에 전도성 물질을 충진하여 통전하는 기술로서 기존 와이어 본딩과 비교하여 전기적 손실이 적고 고밀도, 고속 신호전달, 고성능의 디바이스 구현이 가능한 장점을 가지고 있다. 그러나 비아 크기 및 범프사이즈가 극 미세화되고 웨이퍼 두께가 얇아짐으로 인해 TSV 를 활용한 3D 패키지 구현은 공정상 많은 어려움있고, 특히 높은 제조비용은 TSV 기술을 상용화하는데 큰 저해요인으로 작용하고 있다. 본 연구에서는 TSV 기술의 핵심 요소기술인 전도성 물질을 비아에 충진시키는 공정과 상하의 chip 을 통전하기 위한 초 미세 마이크로범프 형성 및 본딩에 대하여 연구하였다. 비아 충진 공정은 관통홀이 형성된 웨이퍼의 한쪽면에 진공을 형성하여 웨이퍼 양단의 압력차를 이용하여 용융솔더를 비아 내에 충진되게 하였다. 진공에 의한 용융솔더 충진공정은 기존의 구리 전해도금과 비교하여 기공형성이 없으며 제어가 쉽고 수초내의 고속 충진이 가능한 장점을 가지고 있어 비아충진 비용을 크게 낮출 수 있다. 그리고 100um 이하의 초박형 웨이퍼의 양면에 초 미세범프형성 및 본딩 공정에 대한 최적화를 수행하였다. 직경 10um 마이크로범프 제조는 초박형 웨이퍼 위에 PR 공정 후 전해도금을 실시하여 Cu pillar 범프를 형성하였고 Pillar bump 위에 Sn-3.5Ag Cap bump 를 형성하여, 칩 적층 시 Cu-Sn-Cu 접합이 가능하여 높은 전도도를 유지하면서 미세 피치화에 따른 솔더 브릿징(bridging) 현상을 해결할 수 있을 것으로 기대된다. 본딩 공정은 플립칩 본더로 가 접합(prebonding) 후 리플로우를 실시하였으며 그 결과 균일한 두께의 솔더층과 1-2um 두께의 금속간 화합물이 형성되었으며 미세한 자가정렬 효과도 나타났다. Sn 비아충진 조건과 함께 초박형 웨이퍼 위에 초 미세 범프 제조공정조건 및 본딩조건을 최적화함으로써 향후 3D TSV 패키징을 위한 저단가, 고속 공정 기술 요구를 만족할 수 있을 것으로 판단된다.
목차
Abstract
1. 서론
2. 실험 방법
3. 실험 고찰
4. 결론
후기
참고문헌
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
이 논문과 함께 이용한 논문
분자정역학 시뮬레이션을 이용한 실리콘 단결정의 기계적 특성 연구
김선도
,
범현규
대한기계학회 춘추학술대회
2015
.11
시스템 반도체산업 기반조성사업의 타당성 분석 연구
김대호
벤처창업연구
2014
.04
3D 웨이퍼 전자접합을 위한 관통 비아홀의 충전 기술 동향
고영기
,
고용호
,
방정환
외 1명
대한용접·접합학회지
2014
.06
SCM에서 생산관리 의사결정 평가 시뮬레이터의 개발과 활용
정남기
,
박철관
,
임영섭
외 1명
한국 SCM 학회지
2007
.05
Plasma Hybrid Arc Welding의 용접성에 미치는 노즐의 영향
박상현
,
이희근
,
박영환
외 3명
대한용접학회 특별강연 및 학술발표대회 개요집
2013
.11
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-581-001034661