지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2006.6
- 수록면
- 369 - 370 (2page)
이용수
초록· 키워드
오류제보하기
By combining a digital DLL and an analog DLL in 2-stage, an improved DLL is implemented in this paper. The proposed DLL is composed of a RDLL (Register Controlled DLL) and a conventional analog DLL. The phase comparator used in the DLL is bui ... 전체 초록 보기
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A High-Resolution Dual-Loop Digital DLL
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .08
-
소프트웨어 GPS 수신기에서의 벡터 DLL 구현과 성능 분석
정보 및 제어 논문집
2008 .04
-
고속 메모리동작을 위한 디지털 DLL회로 설계 ( A Design of Digital DLL Circuits For High-Speed Memory )
전자공학회논문지-SD
2000 .07
-
BCI 테스트를 사용한 DLL의 전자기적 내성평가
대한전자공학회 학술대회
2014 .11
-
광대역 아날로그 이중 루프 Delay-Locked Loop
전자공학회논문지-SC
2007 .01
-
All Digital DLL with Three Phase Tuning Stages
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
안티-바운드리 스위칭 디지털 지연고정루프
전기전자학회논문지
2017 .12
-
저전력과 고속 록킹 알고리즘을 갖는 DLL ( Delay-Locked Loop ) 설계 ( A Design of DLL ( Delay-Locked-Loop ) with Low Power & High Speed locking Algorithm )
한국통신학회논문지
2001 .12
-
Harmonic Locking을 제거하기 위한 아날로그 Multi-phase DLL 설계
대한전자공학회 학술대회
2001 .06
-
가변 클록 발생을 위한 DLL 주파수 합성기
한국정보통신학회논문지
2004 .10
-
시간 영역에서 아날로그 DLL의 Bandwidth 와 Locking Speed 관계의 수식적 분석
대한전자공학회 학술대회
2008 .06
-
Performance Analysis of a Vector DLL Based GPS Receiver
Journal of Positioning, Navigation, and Timing
2012 .01
-
A DLL Circuit Design with Precise Delay Coordination Method
ICEIC : International Conference on Electronics, Informations and Communications
1998 .08
-
A DLL Circuit Design with Precise Delay Coordination Method
ICEIC : International Conference on Electronics, Informations and Communications
1998 .01
-
±60ps 位相合わせ精度の高速DRAM用 多位相出力デジタル制御DLL ( All-Digital Multi-Phase DLL with ±60ps Skew Revolution for High-Speed DRAMs )
대한전자공학회 워크샵
1997 .01
-
실내 무선 DS-CDMA 방식에서 다중경로 페이딩 영향을 고려한 DLL 설계와 성능평가
한국음향학회지
1997 .01
-
Lock detector를 사용하여 빠른 locking 시간을 갖는 DLL
대한전자공학회 학술대회
2003 .07
-
새로운 Locking 알고리즘을 이용한 DLL(Delay - Locked - Loop) 설계
대한전자공학회 학술대회
2000 .11
-
DLL 구조를 이용한 Ultra Wide-band 통신용 신호 검출 알고리즘
대한전자공학회 학술대회
2003 .07
-
DS-CDMA 시스템에서 보간기를 이용한 PN부호 추적 DLL 알고리즘
한국통신학회 학술대회논문집
1998 .11
이 논문의 저자 정보
이 논문과 함께 이용한 논문
Lock detector를 사용하여 빠른 locking 시간을 갖는 DLL
조용기
,
이지행
,
진수종
외 4명
대한전자공학회 학술대회
2003
.07
새로운 Locking 알고리즘을 이용한 DLL(Delay - Locked - Loop) 설계
경영자
,
김태엽
,
이광희
외 1명
대한전자공학회 학술대회
2000
.11
기준 클럭 발생을 위한 저 젼력, 저 잡음 DLL기반 주파수 체배기
김형필
,
황인철
한국산업정보학회논문지
2013
.10
입력 위상 잡음 억제 및 체배 주파수의 듀티 사이클 보정을 위한 VCO/VCDL 혼용 기반의 다중위상 동기회로
하종찬
,
위재경
,
이필수
외 2명
전자공학회논문지-SD
2010
.11
광대역 아날로그 이중 루프 Delay-Locked Loop
이석호
,
김삼동
,
황인석
전자공학회논문지-SC
2007
.01
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001133529