저전력과 고속 록킹 알고리즘을 갖는 DLL ( Delay-Locked Loop ) 설계 ( A Design of DLL ( Delay-Locked-Loop ) with Low Power & High Speed locking Algorithm )

경영자 ,  이광희 ,  손상희

한국통신학회논문지

2001 .12

Lock detector를 사용하여 빠른 locking 시간을 갖는 DLL

조용기 ,  이지행 ,  진수종 외 4명

대한전자공학회 학술대회

2003 .07

Design of Delay-Locked Loop for Wide Frequency Locking Range

Hsun-Hsiang Chen ,  Zih-Hsiang Wong ,  Shen-Li Chen

대한전자공학회 ISOCC

2013 .11

빠른 lock - on time을 위한 선택적 시작점을 갖는 DLL

김신호 ,  장일권 ,  곽계달

대한전자공학회 학술대회

2000 .11

Delay Locked Loop Design Issues

Chulwoo Kim

대한전자공학회 ISOCC

2004 .10

An All-digital Delay-locked Loop using a Lock-in Pre-search Algorithm for High-speed DRAMs

Jongsun Kim

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2017 .12

n - Δ delay-Lock Loops의 성능 해석 ( Performance Analysis of Extended n - Δ Delay-Lock Loops )

류승문 ,  은종관 ,  김재균

전자공학회지

1981 .02

A Delay-Locked Loop ( DLL ) for On-Chip Clock Driver

구이도 ,  김원찬

대한전자공학회 학술대회

1998 .01

Delay Monitor Scheme을 사용한 Register Controlled Delay-locked Loop

이광희 ,  손상희 ,  노주영

전기전자재료학회논문지

2004 .01

A Fast Locking Phase-Locked Loop

류인호 ,  김원찬

대한전자공학회 학술대회

1996 .01

PERFORMANCE ANALYSIS OF EXTENDED N-Δ DELAY-LOCK LOOPS

류승문 ,  은종관 ,  김재균

대한전자공학회 심포지엄 논문집

1980 .01

A High-Resolution Dual-Loop Digital DLL

Jongsun Kim ,  Sang-woo Han

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2016 .08

전력선 통신을 위한 디지털 DLL 개발 ( Digital Delay Lock Loop Development for Power Line Communication )

오호근 ,  최희주 ,  박지언 외 2명

대한전자공학회 학술대회

1997 .01

A Fast Lock and Low Jitter Phase Locked Loop with Locking Status Indicator

Sanghwa Yoon ,  Youngshig Choi ,  Hyekhwan Choi 외 1명

대한전자공학회 ISOCC

2004 .10

Fast locking All-Digital Phase-Locked Loop with Adaptive Loop Gain Control

JooYoung Chun ,  Deog-kyoon Jeong

한국통신학회 학술대회논문집

2019 .01

초고속 DLL에서 임의의 replica delay에 적응하는 lock 획득을 위한 회로기법

이지행 ,  조용기 ,  진수종 외 4명

대한전자공학회 학술대회

2003 .07

A Fast-Locking Phase Locked Loop with Multiple Charge Pumps

Young-Shing Choi ,  Tae-Ha Kwon

ICEIC : International Conference on Electronics, Informations and Communications

2006 .06

Harmonic Locking을 제거하기 위한 아날로그 Multi-phase DLL 설계

문장원 ,  곽계달

대한전자공학회 학술대회

2001 .06

상보형 패스 트랜지스터를 이용한 저전력, 고속력 Delay Locked - Loop 설계

장홍석 ,  정대영 ,  신경민 외 1명

대한전자공학회 학술대회

2000 .11

A Digital DLL with 4-Cycle Lock Time and 1/4 NAND-Delay Accuracy

Sung-Yong Kim ,  Xuefan Jin ,  Jung-Hoon Chun 외 1명

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2016 .08