지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC : 2008
- 발행연도
- 2008.7
- 수록면
- 233 - 236 (4page)
이용수
초록· 키워드
오류제보하기
A branch prediction is indispensable to modern superscalar processors for high performance. Although it has great possibility to improve performance, the advantage may be lost due to miss-prediction. To reduce such a branch miss-prediction penalty, finer recovery mechanisms are needed. One of those mechanisms is a RcB (recovery buffer), which preserves instructions to be restarted when miss-prediction occurs. But RcB cannot recover instructions issued out of order for a superscalar processor.
This paper proposes a L1 recovery cache embedded in a superscalar processing, RcC for short, which overcomes weakness of RcB and can recover instructions issued out of order so that recovery penalty is reduced. Our proposed L1 RcC scheme can work supplementing the conventional 1-bit dynamic branch predictor used in a superscalar processor, so that miss-prediction penalty can be effectively reduced.
This paper proposes a L1 recovery cache embedded in a superscalar processing, RcC for short, which overcomes weakness of RcB and can recover instructions issued out of order so that recovery penalty is reduced. Our proposed L1 RcC scheme can work supplementing the conventional 1-bit dynamic branch predictor used in a superscalar processor, so that miss-prediction penalty can be effectively reduced.
목차
Abstract
1. Introduction
2. preparation work
3. A proposed recovery mechanism
4. Structure of L1 Recovery Cache
5. Conclusions Simulation methodology
6. Conclusions
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
The System Performance Analysis of Out-of-Order Superscalar Processors Using Analytical Method
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1998 .01
-
A First-Order Superscalar Processor Model with Limited Resources
한국멀티미디어학회 국제학술대회
2009 .08
-
The Effect of Instruction Window on the Performance of a Superscalar
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1997 .01
-
The Analytic Performance Model of a Superscalar Digital Signal Processor
한국멀티미디어학회 국제학술대회
2008 .07
-
The Effect of Compiler`s Optimization on the Performance of Superscalar Processor
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1997 .01
-
고성능 프로세서를 위한 하이브리드 분기 명령 예측기에 대한 연구
대한전자공학회 학술대회
2012 .11
-
A Prefetch Architecture with Efficient Branch Prediction for a 64-bit 4-way Superscalar Microprocessor
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1997 .01
-
멀티코어 비순차 수퍼스칼라 프로세서의 성능 연구
전기학회논문지
2012 .10
-
다중 분기 예측법을 사용하는 수퍼스칼라 프로세서의 성능 모델
정보과학회논문지(A)
1997 .05
-
대형 윈도우에서 다중 분기 예측법을 이용하는 수퍼스칼라 프로세서의 프로화일링 성능 모델
전기학회논문지
2009 .07
-
독립시행의 정리를 이용하는 수퍼스칼라 프로세서의 다중 분기 예측 성능 모델
대한전자공학회 학술대회
1999 .06
-
수퍼스칼라 마이크로프로세서용 시퀀서 설계
대한전자공학회 학술대회
1994 .11
-
수퍼스칼라 프로세서의 해석적 모델 및 성능 분석
정보과학회논문지(A)
1999 .07
-
한정된 연산유닛에서 명령어 종속성을 이용하는 수퍼스칼라 프로세서의 이론적 성능 모델
전기학회논문지
2010 .02
-
ARMv7 Core를 위한 3-way SuperScalar Decoder 설계
대한전기학회 학술대회 논문집
2008 .10
-
Effectiveness of Power Gating for a Superscalar processor
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
수퍼스칼라 프로세서의 설계및 성능 평가
대한전자공학회 학술대회
1994 .11
-
수퍼스칼라 프로세서의 설계 및 성능 평가 ( On Design and analysis of Superscalar Processor Architecture )
대한전자공학회 학술대회
1994 .11
-
슈퍼스칼라 프로세서를 위한 선택적 취소 분기 방식 ( Selective Squashing Branch Scheme for Superscalar Processors )
대한전자공학회 학술대회
1995 .11
-
슈퍼스칼라 프로세서를 위한 선택적 취소 분기 방식
대한전자공학회 학술대회
1995 .12
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001139107