지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2009.11
- 수록면
- 404 - 407 (4page)
이용수
초록· 키워드
오류제보하기
A low-power inductorless 1:4 DEMUX in 90 nm CMOS is presented. It is capable of operating at 25 Gb/s with a power supply voltage of 1.05V, and the power consumption is 8.9mW. Its area is 29 × 40μm<SUP>2</SUP>. The DEMUX consists primarily of latches in differential pseudo-NMOS logic style. This logic style has a near-rail-to-rail logic swing and is much more scalable under low V<SUB>dd</SUB> than the current-mode logic, commonly used for high-performance SerDes. It is also compatible with the conventional CMOS logic, and direct connection with CMOS logic gates is possible without logic level conversion. The low power, small footprint, and reasonable speed could be beneficial for chip-to-chip communication within a multi-chip module.
목차
Abstract
I. INTRODUCTION
II. CIRCUIT DESIGN
III. DEMUX ARCHITECTURE
IV. MEASUREMENT RESULT
V. CONCLUSION
ACKNOWLEDGMENTS
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Inductorless 8.9 ㎽ 25 Gb/s 1:4 DEMUX and 4 ㎽ 13 Gb/s 4:1 MUX in 90 ㎚ CMOS
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2010 .09
-
Multi-Valued Logic Based on CMOS Technology
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2015 .06
-
DYNAMIC CMOS ARRAY LOGIC의 설계 ( Design of DYNAMIC CMOS ARRAY LOGIC )
전자공학회논문지
1989 .10
-
누설전력소비만을 갖는 CMOS 전달게이트 회로
대한전자공학회 학술대회
2008 .06
-
CMOS 단일칩 마이크로 컴퓨터의 Arithmetic and Logic Unit 설계 ( Arithmetic and Logic Unit of CMOS single-Chip Microcomputer )
대한전자공학회 학술대회
1985 .01
-
논리 게이트 모델링을 이용한 다이나믹 Cmos 회로의 테스트 생성 알고리듬 ( A Test Generation Algorithm For Dynamic Cmos Logic Circuits Using Logic Gate Modeling )
대한전자공학회 학술대회
1991 .07
-
논리 게이트 모델링을 이용한 다이나믹 CMOS 회로의 테스트 생성 알고리듬
대한전자공학회 학술대회
1991 .06
-
CMOS Domino Logic Array의 설계 및 테스트 ( ALU Design of CMOS Single Chip Microcomputer )
대한전자공학회 학술대회
1987 .07
-
An Image Tracing Approach using CMOS Variable Threshold Logic
대한전자공학회 세미나
1992 .01
-
Statistical Power Estimation of CMOS Logic Circuits with Variable Error Rates
대한전자공학회 학술대회
1997 .06
-
Statistical Power Estimation of CMOS Logic Circuits with Variable Error Rates
대한전자공학회 학술대회
1997 .07
-
테스트가 용이한 CMOS-1 Level Array Logic 의 설계 방식과 테스트 생성 ( easily Testable Design and Test Generation for the CMOS-1 Level Array Logic )
대한전자공학회 학술대회
1989 .01
-
Logic Simulation
대한전자공학회 단기강좌
1983 .01
-
저 전압 SoC를 위한 문턱전압 근처에서 동작하는 Bootstrapped CMOS Differential Logic Family
대한전자공학회 학술대회
2007 .11
-
Redundant Multi-Valued Logic을 이용한 4.5Gb/s CMOS 디멀티플렉서 구현
대한전자공학회 학술대회
2005 .11
-
On-Chip Realization of a FLNN ( Fuzzy Logic Neural Network ) Controller Based on MVL ( Multi-Value Logic ) Current-Mode CMOS Circuits
ICONIP : International Conference On Neural Information Processing
1994 .01
-
연결 그래프를 이용한 CMOS 논리회로의 테스트 생성 알고리즘 ( Test Generation Algorithm for CMOS Logic Circuits Using Connection Graph )
대한전자공학회 학술대회
1984 .01
-
CMOS신경 회로망을 Fuzzy 제어 Chip ( Fuzzy Controller Chip Using CMOS Neural Circuits )
대한전자공학회 학술대회
1990 .01
-
An Expert System for Mask Pattern Generator of CMOS Logic Cells
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1988 .01
-
고속 통신용 CMOS 4.5 Gb/s 인터페이스 회로 구현
전기전자학회논문지
2006 .12
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001483102