지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2008.11
- 수록면
- 288 - 291 (4page)
이용수
초록· 키워드
오류제보하기
In existing methods for processor energy estimation, the information on the internal state of processor architecture, i.e., (de)activation of specific modules such as pipeline stages and the cache, is available via a cycle-accurate simulator. Despite good accuracy, above methods are too slow due to the complexity of cycle-accurate simulation. This paper describes a new technique for estimating the energy consumption of processors by predicting the internal information of processor architecture through a cycle-approximate simulator. We have evaluated our approach in comparison with an existing energy estimation method using a cycle-accurate ARM v5 architecture simulator. Experimental results shows that the proposed method achieves 97% accuracy and 28 times speed-up on average.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. ENERGY MODEL USING CYCLE-APPROXIMATE SIMULATOR
Ⅲ. PARAMETER ESTIMATION METHOD
Ⅳ. EXPERIMENTAL RESULTS
Ⅴ. CONCLUSION
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
ARM1136 Processor Simulator Design for Embedded System Design
대한전자공학회 ISOCC
2004 .10
-
Zero Waiting Cycle VLSI Architecture for Full Search Block Motion Estimation Processor
KITE JOURNAL OF ELECTRONICS ENGINEERING
1995 .01
-
Mobile Multimedia 지원을 위한 Embedded Processor 구조 설계
전자공학회논문지-SD
2004 .05
-
An Efficient Architecture for Motion Estimation Processor VLSI
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1994 .01
-
멀티코어 프로세서의 개발 동향 및 성능/전력 특성 분석
대한전자공학회 학술대회
2016 .06
-
High Performance Digital Neural Processor and Its Three Level Pipeline Processor Array
ICVC : International Conference on VLSI and CAD
1995 .01
-
Integrated Multi-Protocol Processor - Communication Processor
대한전자공학회 단기강좌
1991 .01
-
Vector Signal Processor 와 Digital Filter Processor 의 응용
대한전자공학회 단기강좌
1987 .01
-
A Design of Prototype Low Energy Processor by Variable Stages Pipeline Technique
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2005 .07
-
다중 프로세서를 이용한 인공위성 실시간 자세제어 시뮬레이터 개발 : PILS(Processor-In-the-Loop Simulation) 시스템 구조
한국항공우주학회지
1998 .08
-
No .1A 전자교환기의 1A Processor 중앙제어장치에 대한 로직 시뮬레이터 개발에 관한 연구 ( A Study on Logic Simulator Development of 1A Processor Central Control for No .1A ESS )
대한전자공학회 학술대회
1989 .07
-
ARM processor의 개발 동향
전자공학회지
2001 .07
-
Electric Energy Management System 개발을 위한 Simulator
한국정밀공학회 학술발표대회 논문집
2010 .05
-
IA - 64 and Intel® ItaniumTM Processor Micro - architecture Overview
대한전자공학회 기타 간행물
2001 .11
-
An implementation method of Cycle Accurate Simulator for the design of a pipelined DSP
대한전자공학회 ISOCC
2006 .10
-
Pattern Data 고속처리를 위한 Processor 설계 ( Design of Processor for High Speed Processing of Pattern Data )
대한전자공학회 학술대회
1990 .07
-
Variable latency L1 data cache architecture design in multi-core processor under process variation
한국컴퓨터정보학회논문지
2015 .09
-
Tradeoffs in Processor Architecture
TENCON 87 - Computers and Communications Technology Toward 2000
1997 .01
-
멀티코어 비순차 수퍼스칼라 프로세서의 성능 연구
전기학회논문지
2012 .10
-
A 667MHz ARM1020ETM Embedded Processor
대한전자공학회 ISOCC
2004 .10
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001758837