지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
초록· 키워드
오류제보하기
DDR4와 같은 고속동작을 위한 메모리 제품에서, 데이타의 신뢰도 증가를 위해 CRC 기능이 추가되었다. 기존의 CRC 방식은 많은 부가회로 면적과 지연시간이 요구되기 때문에 고속동작의 메모리 제품에서 CRC 계산을 위한 내부 타이밍 마진의 부족현상이 증가한다. 따라서 본 논문에서는 이러한 문제를 해결할 수 있도록 matrix형 CRC 방법을 제시하고 CRC 계산을 빠르게 할 수 있는 XOR/XNOR 게이트를 제시하였다. matrix형 CRC는 모든 홀수 비트오류를 검출 가능하며, 4의 배수비트 오류를 제외한 짝수비트오류도 검출가능하다. 또한 단일오류(single error)에 대해서는 오류 정정이 가능하여 메모리 제품과 시스템간의 CRC 오류로 인한 데이터 재 전송의 부하를 감소시킬 수 있다. 또한 기존 방식대비 부가회로면적을 57% 개선할 수 있다. 제안한 XOR/XNOR는 6개의 TR.(트랜지스터)로 구성하였으며, 기존의 CRC 대비 35%의 면적 오버헤드를 감소시킬 수 있으며, 50%의 게이트 지연을 감소시킬 수 있다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. CRC 구성
Ⅲ. XOR/XNOR 구성
Ⅳ. 결론
REFERENCES
참고문헌 (9)
참고문헌 신청
1. [학술대회논문] - D. Graham-Smith / 2008 / IDF : DDR3 won’'t catch up with DDR2 during 2009 / PC Pro
2. [학술대회논문] - S. Yoon / 2008 / A Fast GDDR5 Read CRC Calculation Circuit with Read DBI Operation / IEEE Asian Solid-Sate Circuits Conference : 249 ~ 252
3. [학술지(정기간행물)] - Seung-Jun Bae / 2008 / An 80 nm 4 Gb/s/pin 32 bit 512 Mb GDDR4 Graphics DRAM With Low Power and Low Noise Data Bus Inversion / IEEE Journal of Solid-State Circuits 43 : 121 ~ 131
4. [학술대회논문] - K. Lin / 1995 / A Low-cost Realization of Multiple-input Exclusive-OR gates / ASIC Conference and Exhibit, Proceedings of the Eighth Annual IEEE International : 307 ~ 310
5. [학술지(정기간행물)] - H. Bui / 2002 / Design and Analysis of Low-Power 10-Transistor Full Adders Using Novel XOR-XNOR Gates / IEEE Transactions on Circuits and Systems II 49 (1) : 25 ~ 20
2. [학술대회논문] - S. Yoon / 2008 / A Fast GDDR5 Read CRC Calculation Circuit with Read DBI Operation / IEEE Asian Solid-Sate Circuits Conference : 249 ~ 252
3. [학술지(정기간행물)] - Seung-Jun Bae / 2008 / An 80 nm 4 Gb/s/pin 32 bit 512 Mb GDDR4 Graphics DRAM With Low Power and Low Noise Data Bus Inversion / IEEE Journal of Solid-State Circuits 43 : 121 ~ 131
4. [학술대회논문] - K. Lin / 1995 / A Low-cost Realization of Multiple-input Exclusive-OR gates / ASIC Conference and Exhibit, Proceedings of the Eighth Annual IEEE International : 307 ~ 310
5. [학술지(정기간행물)] - H. Bui / 2002 / Design and Analysis of Low-Power 10-Transistor Full Adders Using Novel XOR-XNOR Gates / IEEE Transactions on Circuits and Systems II 49 (1) : 25 ~ 20
이 논문의 저자 정보
이 논문과 함께 이용한 논문
2단계 계산 방식을 적용한 고속 CRC 구현
최창호
,
정해원
,
이형호
한국통신학회 학술대회 및 강연회
2002
.04
LPDDR4 메모리 컨트롤러를 위한 Low Voltage-Swing Terminated Logic Driver 구현 및 Impedance Matching 분석
정용운
,
홍기문
,
김민오
외 4명
대한전자공학회 학술대회
2014
.06
DDR-SSD에서 파일시스템 종류별 성능분석에 관한 연구
정용완
,
정승국
,
고대식
Proceedings of KIIT Conference
2011
.05
고속 DRAM을 위한 Duty Cycle 보정 기능을 가진 Analog Synchronous Mirror Delay 회로의 설계
최훈
,
김주성
,
장성진
외 3명
전자공학회논문지-SD
2005
.09
DDR4 SDRAM Verilog Model을 이용한 Ramulator DDR4 검증 플랫폼 구현
백윤아
,
정동하
,
김민성
외 1명
대한전자공학회 학술대회
2018
.11
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2014-560-002847669