메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
안태윤 (성균관대학교) 권기원 (성균관대학교) 김소영 (성균관대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제50권 10호
발행연도
2013.10
수록면
67 - 75 (9page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 RSD(Raised Source/Drain)구조를 가지는 FinFET에서 3차원적 전류 흐름을 고려한 소스와 드레인의 해석적 저항모델을 제시한다. FinFET은 Fin을 통해 전류가 흐르기 때문에 소스/드레인의 기생저항이 크고 채널을 포함한 전체저항에서 중요한 부분을 차지한다. 제안하는 모델은 3차원적 전류흐름을 고려하여 contact부터 channel 직전 영역까지의 소스/드레인 저항을 나타내며 contact저항과 spreading저항의 합으로 이루어져 있다. Contact저항은 전류의 흐름을 고려한 가이드라인을 통해 작은 저항의 병렬합으로 모델링되고 spreading저항은 적분을 통해 구현했다. 제안된 모델은 3D numerical solver인 Raphael의 실험결과를 통해 검증했다. 본 연구에서 제안된 기생저항 모델을 BSIM-CMG와 같은 압축모델에 구현하여 DC 및 AC 성능 예측의 정확도를 높일 수 있을 것이다.
#Parasitic source/drain resistance #FinFET #compact model

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 모델링 구조 및 simulation 방법
Ⅲ. 기생저항 모델
Ⅳ. 모델 검증 및 분석
Ⅴ. 선행 연구와 비교
Ⅵ. 결 론
REFERENCES

참고문헌 (14)

참고문헌 신청
1. [기타자료] - / 2011 / The International Technology Roadmap for Semiconductors(ITRS) google schola 3. [학술대회논문] - K. W. Lee / 2012 / Comparative study of analog performance of multiple fin tri-gate FinFETs / International Conference on Electronics, Information and Communication google schola 4. [학술지(정기간행물)] - W. Yang / 2005 / On the feasibility of nanoscale triple gate CMOS transistors / IEEE Trans. Electron Devices 52 (6) : 1159 ~ 1164 google schola 5. [학술지(정기간행물)] - 노석순 / 2013 / 3D Device simulator를 사용한 공정과 Layout에 따른 FinFET 아날로그 특성 연구 / 전자공학회논문지 50 (4) : 35 ~ 42 dbpia 6. [기타자료] - / 2012 / BSIM-CMG106.1.0 Technical Manual google schola

이 논문의 저자 정보

이 논문과 함께 이용한 논문

3D Device simulator를 사용한 공정과 Layout에 따른 FinFET 아날로그 특성 연구
노석순 ,  권기원 ,  김소영 전자공학회논문지 2013 .04
FinFET 소자의 Fin의 형태 변화에 따른 전기적 특성
이유민 ,  김태환 한국진공학회 학술발표회초록집 2013 .02
FinFET의 Gate 저항 분석 및 모델링
이순철 ,  김소영 대한전자공학회 학술대회 2013 .11
나노구조 FinFET에서 게이트산화막의 특성에 따른 터널링의 변화 분석
정학기 한국정보통신학회논문지 2008 .09
3D Device Simulator를 이용한 22nm Multi-fin FinFET 구조 분석
노석순 ,  최성식 ,  곽상근 외 1명 대한전자공학회 학술대회 2012 .06

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2014-560-002720034