지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
Ⅰ. 서론
Ⅱ. PLL을 이용한 틀럭발생기의 구조
Ⅲ. Layout 및 시뮬레이션 결과
Ⅳ. 결론
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
PLL을 이용한 클럭발생기의 설계 ( A Design of a PLL-based Clock Generator )
대한전자공학회 학술대회
1997 .11
Mpeg-2 시스템의 클럭 복원을 위한 Pll의 구현 ( A Implementation of the Pll for Mpeg-2 System Clock Recovery )
대한전자공학회 학술대회
1995 .01
MPEG-2 시스템 클럭 복원을 위한 디지털 PLL 구현 ( Implementation of Digital PLL For MPEG-2 System Clock Recovery )
대한전자공학회 학술대회
1996 .01
타이밍 클럭 복원 회로에 사용된 PLL의 최적 파라미터 결정 ( Optimum Parameter Determination of PLL Used in Timing Clock Recovery Circuit )
전자공학회논문지
1987 .05
PLL을 이용한 750Mhz ~ 1.1Ghz Clock Generator ( A PLL-based Clock Generator with 750Mhz ~ 1.1Ghz Lock Range )
한국통신학회 학술대회논문집
1998 .01
저 전력 클록 합성기 PLL 설계
대한전자공학회 학술대회
2005 .05
디지털 신호처리 기술을 이용한 PLL에 관한 연구 ( A Study on PLL by Using DSP Techniques )
대한전자공학회 학술대회
1992 .01
초 광대역용 PLL 설계에 관한 연구
한국인터넷방송통신학회 논문지
2010 .01
Clock Recovery를 위한 Charge Pump Pll의 설계 ( Design of Charge Pump PLL for Clock Recovery )
대한전자공학회 학술대회
1996 .07
PLL을 이용한 750Mhz ~ l.lGhz Clock Generator
한국통신학회 학술대회논문집
1998 .07
실시간 시뮬레이션 시스템을 이용한 PLL 설계
Proceedings of KIIT Conference
2018 .06
주파수 합성기를 위한 PLL 설계
한국통신학회 학술대회논문집
1998 .07
주파수 합성기를 위한 PLL 설계 ( A Design of PLL for Frequency Synthesizer )
한국통신학회 학술대회논문집
1998 .01
900㎒ PLL 모듈의 설계 및 위상잡음 개선의 연구
한국통신학회 학술대회논문집
2001 .07
A Design of the PLL for Clock Recovery in MPEG Systems
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1995 .01
Benchmarking of Small-signal Dynamics of single-phase PLLs
ICPE(ISPE)논문집
2015 .06
가상 2상 방식을 사용한 단상 PLL 알고리즘의 성능 비교
대한전기학회 학술대회 논문집
2006 .10
PLL방식 10 Gb/s 클럭추출 및 데이터 재생회로 ( 10 Gb/s Clock Extraction and Data Regeneration Circuit Implemented with a PLL )
대한전자공학회 학술대회
1996 .11
PLL 방식 10Gb/s 클럭추출 및 데이터 재생회로
대한전자공학회 학술대회
1996 .11
PLL 속도제어 시스템에서 LEAD 보상기 설계에 관한 연구
대한전기학회 학술대회 논문집
1988 .11
0