개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
초록· 키워드
오류제보하기
저전력화, 고성능화, 경박단소화로 발전해 나가는 전자산업의 트렌드에 부합하는 기술로 TSV는 진보된 3D IC에서 널리 사용되어질 가장 잠재력이 큰 기술이다. 미세공정의 한계에 근접하고 있는 만큼 그동안 전 세계 유수의 반도체 업체들과 연구소들이 TSV의 공정기술 및 전기적 성능을 향상시키기 위한 많은 노력을 기울이고 있다. 이러한 노력은 차원 Scaling의 한계 극복한 차세대 전자패키지 및 모듈 기술분야의 원천 기술을 확보함으로써 관련 산업 분야의 기술 선도가 가능하고 초소형/고성능 시스템 및 부품 개발로 관련 지적 재산 획득이 가능하며, 국제적 전자산업 경쟁 우위를 유지하고, 새로운 시장 창출 및 시장 선점하기 위한 것이다.
본 글에서 기본적인 TSV 형성을 위한 공정기술에 대해 소개하였고, TSV를 등가회로로 표현하고, 전기적 성능을 빠르게 예측하기 위한 내용을 언급하였다. 또한 TSV 기술의 국내외 연구동향을 소개하면서 향후 반도체 시장에서 TSV기술이 시장의 주도권을 쥔다고 할 수 있을 만큼, 앞으로도 3D 패키징에 대한 연구개발이 지속적일 것으로 기대한다.
본 글에서 기본적인 TSV 형성을 위한 공정기술에 대해 소개하였고, TSV를 등가회로로 표현하고, 전기적 성능을 빠르게 예측하기 위한 내용을 언급하였다. 또한 TSV 기술의 국내외 연구동향을 소개하면서 향후 반도체 시장에서 TSV기술이 시장의 주도권을 쥔다고 할 수 있을 만큼, 앞으로도 3D 패키징에 대한 연구개발이 지속적일 것으로 기대한다.
목차
Ⅰ. 서론
Ⅱ. Via 공정 기술
Ⅲ. TSV 전기적 모델링
Ⅳ. TSV 기술 국내외 연구 동향
Ⅴ. 요약
참고문헌
참고문헌 (11)
참고문헌 신청
E. F. Rent, "Microminiature Packaging Logic Block to Pin Ratio Memoranda", Nov. 1960.
C. Laviron, B. Dunne, V. Lapras, P. Galbiati, D. Henry, and F. Toia et al., "Via first approach optimisation for through silicon via applications", Proc. 59th Electronic Components and Technology Conf., pp 14-19, May, 2009.
S. C. Johnson, "Via first, middle, last, or after?", 3D Packaging 13, pp 2-5, Dec. 2009.
고영기, 고용호, 방정환, 이창우, "3D 웨이퍼 전자접합을 위한 관통 비아홀의 충전 기술 동향", 대한용접․접합학 회지, 32(3), pp. 19-26, 2014년 6월.
Y. Zhua, S. Ma, X. Suna, J. Chena, M. Miao, and Y. Jina, "Numerical modeling and experimental verification of through silicon via (TSV) filling in presence of additives", Microelectronic Engineering, pp 8-12, 2014.
C. Laviron, B. Dunne, V. Lapras, P. Galbiati, D. Henry, and F. Toia et al., "Via first approach optimisation for through silicon via applications", Proc. 59th Electronic Components and Technology Conf., pp 14-19, May, 2009.
S. C. Johnson, "Via first, middle, last, or after?", 3D Packaging 13, pp 2-5, Dec. 2009.
고영기, 고용호, 방정환, 이창우, "3D 웨이퍼 전자접합을 위한 관통 비아홀의 충전 기술 동향", 대한용접․접합학 회지, 32(3), pp. 19-26, 2014년 6월.
Y. Zhua, S. Ma, X. Suna, J. Chena, M. Miao, and Y. Jina, "Numerical modeling and experimental verification of through silicon via (TSV) filling in presence of additives", Microelectronic Engineering, pp 8-12, 2014.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
The Impedance Analysis of Multiple TSV-to-TSV
전자공학회논문지
2016 .07
-
Eye 패턴을 사용한 비접촉 형태의 TSV 고장 검출 기법
전기학회논문지
2015 .04
-
TSV 그룹 지연신호를 이용한 3D-IC 고장 감지 기법
한국정보기술학회논문지
2015 .10
-
구리 전해 도금을 이용한 실리콘 관통 비아 채움 공정
화학공학
2016 .01
-
3D 패키징을 위한 Scallop-free TSV와 Cu Pillar 및 하이브리드 본딩
마이크로전자 및 패키징학회지
2022 .12
-
인공지능과 시뮬레이션 기반 TSV 형상 및 배치 최적화
대한기계학회 춘추학술대회
2024 .11
-
수치 모델을 이용한 TSV 스퍼터링 장비의 특성 해석
한국표면공학회 학술발표회 초록집
2018 .06
-
3차원 적층을 위한 실리콘 관통 비아 충진 기술 연구
대한용접학회 특별강연 및 학술발표대회 개요집
2017 .11
-
Repair Circuit of TSVs in a 3D Stacked Memory IC
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2015 .06
-
인터포저의 디자인 변화에 따른 삽입손실 해석
마이크로전자 및 패키징학회지
2021 .12
-
미세 TSV 측정을 위한 광학 측정법
한국정밀공학회 학술발표대회 논문집
2019 .10
-
단일 첨가액을 이용한 Cu Through-Si-Via(TSV) 충진 공정 연구
한국표면공학회 학술발표회 초록집
2016 .11
-
TSV전극과 도금기술
한국표면공학회 학술발표회 초록집
2015 .05
-
TSV (Through-Si-Via) 기술을 이용한 반도체의 3차원 적층 실장
대한용접·접합학회지
2021 .06
-
TSV 기반 3차원 소자의 열적-기계적 신뢰성
마이크로전자 및 패키징학회지
2017 .01
-
A Study on the Cobalt Electrodeposition of High Aspect Ratio Through-Silicon-Via (TSV) with Single Additive
한국표면공학회 학술발표회 초록집
2018 .06
-
Study on the Thermal Transient Response of TSV Considering the Effect of Electronic-Thermal Coupling
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .06
-
고열유속 소자를 위한 칩 레벨 액체 냉각 연구
마이크로전자 및 패키징학회지
2015 .01
-
Efficient Pre-Bond Testing of TSV Defects Based on IEEE std. 1500 Wrapper Cells
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .04
-
3차원 실장을 위한 TSV의 Cu 전해도금 및 로우알파 솔더 범핑
마이크로전자 및 패키징학회지
2015 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2016-427-002909251