지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 대한전자공학회 학술대회 ICEIC 2017 International Conference on Electronics, Information, and Communication
- 발행연도
- 2017.1
- 수록면
- 106 - 109 (4page)
이용수
초록· 키워드
오류제보하기
Power dissipation in integrated circuits is one of the major concerns to the research community, at the verge when more number of transistors are integrated on a single chip. The substantial source of power dissipation in sequential elements of the integrated circuit is due to the fast switching of high frequency clock signals. These signals do not carry any information and are mainly intended to synchronize the operation of sequential components. This unnecessary switching of Clock, during the HOLD phase of either ‘logic 1’ or ‘logic 0’, may be eliminated using a technique, called Clock Gating. In this paper, we have incorporated a recent clock gating style called LECTOR–based clock gating (LB–CG) to drive multi–stage architecture and simulated its performance using 90nm CMOS Predictive Technology Model (PTM) with a power supply of 1.1V at 18GHz clock frequency. A substantial savings in terms of average power in comparison to its non–gated correspondent have been observed.
목차
Abstract
1. Introduction
2. Brief Survey on Clock Gating
3. Circuit incorporating Multi-Stage Operation
4. Simulation Result & Analysis
5. Conclusion
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A 23.52μW / 0.7V Multi-stage Flip-flop Architecture Steered by a LECTOR-based Gated Clock
IEIE Transactions on Smart Processing & Computing
2017 .06
-
안전한 MCU 클럭 보호를 위한 온칩 클럭 검사기 기반 자동화된 글리치 프리 백업 클럭 변환 기법
대한전자공학회 학술대회
2015 .06
-
스파인 구조를 갖는 클락 분배 네트워크의 특성 분석
대한전자공학회 학술대회
2015 .11
-
저전력 ASIC 설계를 위한 메모리 clock-gating 기법
정보 및 제어 논문집
2017 .04
-
연쇄적 클록 비교를 통한광대역 다중위상 클록 생성기 연구
대한전자공학회 학술대회
2024 .11
-
BTI Tolerant Clock Tree Synthesis using LP-based Supply Voltage Alignment
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2024 .10
-
Design and FPGA Implementation of FBMC Transmitter by using Clock Gating Technique based QAM, Inverse FFT and Filter Bank for Low Power and High Speed Applications
Journal of Electrical Engineering & Technology
2018 .11
-
시간교차 방식 스위칭 샘플러를 위한 4위상 비겹침 클락 생성기의 구현
대한전자공학회 학술대회
2021 .06
-
Post-Silicon Tuning Based on Flexible Flip-Flop Timing
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .02
-
Forwarded-clock 수신기를 위한 Analog Front-end 설계
대한전자공학회 학술대회
2015 .06
-
클럭 게이팅 적용회로의 상위수준 전력 모델링
전자공학회논문지
2015 .10
-
플래시 메모리 기반의 데이터베이스 시스템을 위한 BS-CLOCK 버퍼 교체 알고리즘
한국정보기술학회논문지
2016 .04
-
A Wide-Range Duty-Independent All-Digital Quadrature-Phase Clock Generator
IDEC Journal of Integrated Circuits and Systems
2017 .10
-
Low Latency Synchronization Scheme Using Prediction and Avoidance of Synchronization Failure in Heterochronous Clock Domains
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .04
-
A Circuit Implementation of 1000BASE-T White Rabbit Using MMCMs and SyncE Frequency Transfer for High-Accuracy Clock Synchronization
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2020 .08
-
가변 Reference Clock 을 사용하는 모바일 인터페이스 프로토콜 분석 기법
한국통신학회 학술대회논문집
2016 .01
-
CDR을 사용한 FPGA 기반 분산 임베디드 시스템의 클록 동기화 구현
대한임베디드공학회논문지
2017 .08
-
A Clock and Data Recovery Circuit with Adaptive Loop Bandwidth Calibration and Idle Power Saved Frequency Acquisition
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .08
-
LC 공진 클럭 네트워크에서의 멀티 코너 분석
대한전자공학회 학술대회
2015 .11
-
An Area-Efficient Multi-Phase Fractional-Ratio Clock Frequency Multiplier
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .02
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2017-569-002194217