지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
Ⅰ. INTRODUCTION
Ⅱ. PROPOSED ARCHITECTURE
Ⅲ. CIRCUIT IMPLEMENTATION
Ⅳ. MEASUREMENT RESULTS
Ⅴ. CONCLUSIONS
REFERENCES
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
New charge pump with perfect current matching characteristics for low-jitter PLL applications
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2015 .06
A 10.2-GHz LC-VCO for a 28-nm CMOS Transmitter With Nearest VCO-curve Selection Algorithm
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2020 .06
A Study on the Jitter Measurement Method in Real Roadway Environment for WAVE V2X communication
한국통신학회 학술대회논문집
2019 .01
Analysis of Single-Bit -Error Tolerance in LeNet
대한전자공학회 학술대회
2017 .01
진성 난수 발생기의 성능 검증을 위한 Jitter 분석 방법에 관한 연구
한국통신학회 학술대회논문집
2024 .11
Design of Supply Noise Insensitive Delay-Locked Loop with Source Follower-based Low Dropout Regulator
대한전자공학회 학술대회
2024 .11
A Wide-Range Duty-Independent All-Digital Quadrature-Phase Clock Generator
IDEC Journal of Integrated Circuits and Systems
2017 .10
A Clock and Data Recovery Circuit with Adaptive Loop Bandwidth Calibration and Idle Power Saved Frequency Acquisition
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .08
Analysis on Power Noise Induced Jitter Characteristics in Pseudo Differential Signaling
대한전자공학회 학술대회
2019 .06
데이텀과 위치공차에 최대실체조건이 적용되었을 경우의 위치공차의 Cp
산업경영시스템학회지
2017 .01
A 300MHz-800MHz Low Jitter Injection Locked Frequency Multiplier for Low Power applications
대한전자공학회 학술대회
2019 .11
5-GHz 2nd order Charge-Pump Phase-Locked Loop with 100MHz reference clock의 설계
대한전자공학회 학술대회
2017 .06
기하공차에서 공차적층분석을 통한 공차의 조정
한국CDE학회 논문집
2017 .12
A Digital FLL-based Sub-harmonically Injection-locked PLL with Resolution-multiplied TDC for Frequency Offset Cancellation
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2023 .06
Automotive 4.0 시대, 스마트카의 미래
오토저널
2017 .12
High Power Efficiency, 8 V~20 V Input Range DC-DC Buck Converter with Phase-Locked Loop
ICPE(ISPE)논문집
2015 .06
기준 클락 없이 동작하는 순수 디지털 클럭 및 데이터 복원 회로 설계
대한전자공학회 학술대회
2023 .06
An Area-Efficient Multi-Phase Fractional-Ratio Clock Frequency Multiplier
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .02
공차해석을 위한 조립공정 시뮬레이션 알고리즘의 연구 및 사례
대한기계학회 춘추학술대회
2015 .11
A DLL-based reference-less CDR with ISI jitter reduction scheme for clock-embedded signaling in 65nm process
IDEC Journal of Integrated Circuits and Systems
2017 .10
0