메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
신현준 (연세대학교) 윤명국 (연세대학교) 노원우 (연세대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2017년도 대한전자공학회 하계종합학술대회
발행연도
2017.6
수록면
1,391 - 1,394 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Neural network applications are both memory intensive and computation intensive. Network models which have over 90% accuracy from ImageNet dataset have at least 27MB of parameter size and 1.6GOPS in classifying an image. However, the mobile platform has limited hardware resources to compute the real-time image. To solve this problems, hardware architectural support using parallel computing is required.
Based on our simulation results, convolutional layer dominates the computational resources in neural network applications. Convolutional layer is replaced with matrix multiplication by lowering. In this paper, we estimate parallelism of each network model. This estimation can be used to determine the number of SIMD lane for neural network accelerator.

목차

Abstract
Ⅰ. 서론
Ⅱ. 배경
Ⅲ. 알고리즘 분석
Ⅳ. 결론 및 향후 연구 방향
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2018-569-001040532