메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Aashish Parihar (Maulana Azad National Institute of Technology) Sangeeta Nakhate (Maulana Azad National Institute of Technology)
저널정보
대한전자공학회 IEIE Transactions on Smart Processing & Computing IEIE Transactions on Smart Processing & Computing Vol.7 No.2
발행연도
2018.4
수록면
148 - 158 (11page)
DOI
10.5573/IEIESPC.2018.7.2.148

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
This paper proposes a fast and high-throughput Montgomery modular multiplier that outputs a modular product in binary form. Intermediate operands are kept in carry-save form and added through a two-level, carry-save adder architecture. A carry look-ahead adder is also employed in this multiplier for operand pre-computation and converting the final output from carrysave form to binary form, which accounts for additional clock cycles. The proposed multiplier computes the next two quotients during the i<SUP>th</SUP> iteration to minimize critical path delay, and computes intermediate output for the (i + 2)<SUP>th</SUP> iteration while skipping the (і + 1)<SUP>th</SUP> iteration. In this way, the overall time required for multiplication is minimized significantly, and additional clock cycles required for operand pre-computation and format conversion can be ignored. Experimental results show that the proposed Montgomery modular multiplier can achieve significant speed and throughput improvement, compared to previous designs.

목차

Abstract
1. Introduction
2. Background
3. Proposed MM Algorithm
4. Hardware Architecture
5. Experimental Results
5. Conclusion
References

참고문헌 (20)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2018-569-002044361