메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
이우석 (아주대학교) 김호근 (단암시스템즈) 선우명훈 (아주대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2020년도 대한전자공학회 추계학술대회 논문집
발행연도
2020.11
수록면
144 - 147 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
This paper proposes a low area AES that can be implemented by FPGA and used to support defense weapon systems. First, the FPGA area efficiency analysis is conducted according to the difference in the design method of the SubBytes module, which occupies the most area in AES. Secondly, the methodology for the low area round module design through data path reduction is described. The AES that we have presented in this paper, is designed through Verilog-HDL and implemented using the Xilinx Artix7 FPGA. The proposed AES shows 1.15% and 1.44% of slice utilization based on XC7A100T, respectively.

목차

Abstract
Ⅰ. 서론
Ⅱ. AES 알고리즘
Ⅲ. 저면적 AES IP 설계
Ⅳ. 구현 및 성능 분석
Ⅴ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0