메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
보안공학연구지원센터 보안공학연구논문지 보안공학연구논문지 제12권 제1호
발행연도
2015.1
수록면
13 - 24 (12page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색

초록· 키워드

오류제보하기
본 논문에서는 스마트카드 적용을 위한 저전력 AES(Advanced Encryption Standard) 암호 프로세서 설계를 제안한다. 제안한 방법에서는 휴대용 기기에 필수적인 작은 면적과 저전력을 위하여 ByteSub변환과정과 MixColumn변환과정에 대한 개선된 룩업 테이블을 구성하였다. 설계된 AES 암호 프로세서는 Verilog-HDL를 사용하여 구조적 모델링을 하였으며, Xilinx사의 ISE 10.2c 툴을 이용하여 논리 합성을 수행하였다. 설계 검증은 Modelsim 6.2c 툴을 이용하여 타이밍 시뮬레이션을 수행하였으며, Xilinx FPGA Virtex2(XC2V3000) 소자를 사용하여 하드웨어 동작을 검증하였다. 논리 합성 결과를 통하여 Slice는 총 1,589개가 사용되었고, 최대 클럭 속도는 약 89.7 MHz이동작함을 확인하였다.

목차

등록된 정보가 없습니다.

참고문헌 (10)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0