지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2024.3
- 수록면
- 239 - 244 (6page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 고속 첩을 발생시키기 위한 이중변조구조를 사용한 위상고정루프를 제안한다. 설계된 주파수 합성기는 고주파 통과 영역과 저주파 통과 영역을 나누어 주파수를 고정한다. 고주파 통과 영역에서는 전하 디지털 아날로그 변환기를 이용하여 연속적인 주파수 변화가 가능하도록 설계하였고 자가 보정기능을 하는 디지털 회로를 추가하여 전압제어 발진기의 비선형성을 보상하였다. 저주파 통과 영역에서는 디지털 위상 보간기와 델타-시그마 변조기를 사용하여 낮은 스퓨리어스를 가지며 주파수를 고정하도록 설계하였다. 설계된 회로는 28㎚ CMOS 공정을 이용하여 설계하였으며, 총 32 ㎽의 전력을 소모한다. 주파수 변조 대역폭은 960 ㎒이며, 첩 시간은 41.6 ㎲를 가진다. 첩의 기울기는 21.3 ㎒/㎲가 되고 3.7 ㎒의 rms 주파수 오차를 가진다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. PLL 설계
Ⅲ. PLL 측정 결과
Ⅳ. 결론
References
참고문헌 (0)
참고문헌 신청이 논문과 함께 이용한 논문
A Study on Dividing Ratio Changeable Digital PLL Using Multi-Phase Clock Divider
Kuniaki FUJIMOTO
,
Hi
,
ofumi SASAKI
외 2명
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006
.07
고속 저잡음 PLL 클럭 발생기
조정환
,
정정화
전자공학회논문지-IE
2002
.09
DC Offset을 갖는 계통연계형 단상 시스템용 PLL 설계
이찬기
,
이기훈
,
이광운
외 1명
대한전기학회 학술대회 논문집
2024
.07
3상 전압원 인버터의 공통 모드 전압과 입력 측 커패시터 전류 저감에 관한 PWM 연구
이광호
,
이준혁
,
양형규
외 2명
대한전기학회 학술대회 논문집
2019
.07
PWM제어를 이용한 3포트-2위치 솔레노이드 밸브의 슬립율 제어에 관한 연구
김정환
,
최종환
,
이진걸
제어로봇시스템학회 국제학술대회 논문집
2001
.10
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-151-24-02-089713033