A 1.25 GHz Low Power Multi-phase PLL Using Phase Interpolation between Two Complementary Clocks

Xuefan Jin ,  Jun-Han Bae ,  Jung-Hoon Chun 외 2명

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2015 .12

고주파 PLL을 위한 10~40㎓ 2분주기의 연구

이종석 ,  문용

대한전자공학회 학술대회

2012 .06

A proposition on twin clock type all digital PLL

Mitsuthosi YAHARA ,  Hi ,  ofumi SASAKI 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07

5GHz 4-Phase Integer-N All-Digital PLL의 설계

김지웅 ,  정덕균

대한전자공학회 학술대회

2012 .11

Automatic Clock Jitter Analysis Considering Clock Divider

Woojin Jin ,  Moon-su Kim ,  Chan-min Jo 외 2명

대한전자공학회 ISOCC

2009 .11

PLL을 이용한 클럭발생기의 설계 ( A Design of a PLL-based Clock Generator )

신승엽 ,  송인채

대한전자공학회 학술대회

1997 .11

PLL을 이용한 클럭발생기의 설계

신승엽 ,  송인채

대한전자공학회 학술대회

1997 .11

Clock Recovery를 위한 Charge Pump Pll의 설계 ( Design of Charge Pump PLL for Clock Recovery )

김윤기 ,  이영희

대한전자공학회 학술대회

1996 .07

A Design of the PLL for Clock Recovery in MPEG Systems

Dong Ho Lee ,  Sung Ho Cho ,  Young Tae Han 외 3명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1995 .01

가상 2상 방식을 사용한 단상 PLL 알고리즘의 성능 비교

이용석 ,  지준근

대한전기학회 학술대회 논문집

2006 .10

Design of 2.5Gb/s non-PLL-type All-Digital Clock Recovery Circuit

Soojin Kim ,  Kyeongsoon Cho

대한전자공학회 ISOCC

2010 .11

MPEG-2 시스템 클럭 복원을 위한 디지털 PLL 구현 ( Implementation of Digital PLL For MPEG-2 System Clock Recovery )

양수경 ,  김재동 ,  김시중 외 1명

대한전자공학회 학술대회

1996 .01

Multi-Gigabit/s binary link 의 Digital clock and Data Recovery 의 CPPSIM 모델링

김수호 ,  신우열 ,  홍기문 외 4명

대한전자공학회 학술대회

2009 .11

An Efficient Self-Timed Divider

Jun Woo Kang ,  Ki Young Choi

ICVC : International Conference on VLSI and CAD

1993 .01

저 전력 클록 합성기 PLL 설계

강기섭 ,  이재경 ,  권덕기 외 1명

대한전자공학회 학술대회

2005 .05

고주파 Clock 발생기용 PLL을 위한 새로운 구조의 전류 모드 Charge-Pump 회로의 설계

이원효 ,  최정기 ,  이성대 외 1명

한국통신학회 학술대회논문집

1998 .07

고주파 Clock 발생기용 PLL을 위한 새로운 구조의 전류모드 Charge-Pump 회로의 설계 ( A Current Mode Charge Pump for PLL-based High-Frequency Clock Generation )

이원효 ,  최정기 ,  이성대 외 1명

한국통신학회 학술대회논문집

1998 .01

Benchmarking of Small-signal Dynamics of single-phase PLLs

Chong Zhang ,  Xiongfei Wang ,  F 외 3명

ICPE(ISPE)논문집

2015 .06

PLL을 이용한 750Mhz ~ 1.1Ghz Clock Generator ( A PLL-based Clock Generator with 750Mhz ~ 1.1Ghz Lock Range )

이원효 ,  이수형 ,  이숙윤 외 2명

한국통신학회 학술대회논문집

1998 .01

A Method to Improve the Performance of Phase-Locked Loop (PLL) for a Single-Phase Inverter Under the Non-Sinusoidal Grid Voltage Conditions

Reyyan AhmadKhan ,  Muhammad Noman Ash ,  af 외 1명

전력전자학회 학술대회 논문집

2017 .11