PLL을 이용한 클럭발생기의 설계 ( A Design of a PLL-based Clock Generator )

신승엽 ,  송인채

대한전자공학회 학술대회

1997 .11

PLL을 이용한 클럭발생기의 설계

신승엽 ,  송인채

대한전자공학회 학술대회

1997 .11

Clock Recovery를 위한 Charge Pump Pll의 설계 ( Design of Charge Pump PLL for Clock Recovery )

김윤기 ,  이영희

대한전자공학회 학술대회

1996 .07

A Design of the PLL for Clock Recovery in MPEG Systems

Dong Ho Lee ,  Sung Ho Cho ,  Young Tae Han 외 3명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1995 .01

다양한 연소기에 대한 Digital Twin 구축 사례

한우주 ,  유혜수 ,  장권우 외 2명

KOSCO SYMPOSIUM 논문집

2019 .05

MPEG-2 시스템 클럭 복원을 위한 디지털 PLL 구현 ( Implementation of Digital PLL For MPEG-2 System Clock Recovery )

양수경 ,  김재동 ,  김시중 외 1명

대한전자공학회 학술대회

1996 .01

A 1.25 GHz Low Power Multi-phase PLL Using Phase Interpolation between Two Complementary Clocks

Xuefan Jin ,  Jun-Han Bae ,  Jung-Hoon Chun 외 2명

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2015 .12

저 전력 클록 합성기 PLL 설계

강기섭 ,  이재경 ,  권덕기 외 1명

대한전자공학회 학술대회

2005 .05

고주파 Clock 발생기용 PLL을 위한 새로운 구조의 전류 모드 Charge-Pump 회로의 설계

이원효 ,  최정기 ,  이성대 외 1명

한국통신학회 학술대회논문집

1998 .07

고주파 Clock 발생기용 PLL을 위한 새로운 구조의 전류모드 Charge-Pump 회로의 설계 ( A Current Mode Charge Pump for PLL-based High-Frequency Clock Generation )

이원효 ,  최정기 ,  이성대 외 1명

한국통신학회 학술대회논문집

1998 .01

A Study on Dividing Ratio Changeable Digital PLL Using Multi-Phase Clock Divider

Kuniaki FUJIMOTO ,  Hi ,  ofumi SASAKI 외 2명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2006 .07

PLL을 이용한 750Mhz ~ 1.1Ghz Clock Generator ( A PLL-based Clock Generator with 750Mhz ~ 1.1Ghz Lock Range )

이원효 ,  이수형 ,  이숙윤 외 2명

한국통신학회 학술대회논문집

1998 .01

PLL Design in Digital Communications

김범섭

대한전자공학회 워크샵

1995 .01

PLL을 이용한 750Mhz ~ l.lGhz Clock Generator

이원효 ,  이수형 ,  이숙윤 외 2명

한국통신학회 학술대회논문집

1998 .07

Design of 2.5Gb/s non-PLL-type All-Digital Clock Recovery Circuit

Soojin Kim ,  Kyeongsoon Cho

대한전자공학회 ISOCC

2010 .11

5GHz 4-Phase Integer-N All-Digital PLL의 설계

김지웅 ,  정덕균

대한전자공학회 학술대회

2012 .11

Mpeg-2 시스템의 클럭 복원을 위한 Pll의 구현 ( A Implementation of the Pll for Mpeg-2 System Clock Recovery )

한영태 ,  고종석 ,  권순홍 외 2명

대한전자공학회 학술대회

1995 .01

Developing a City-Level Digital Twin Propositions

Li Wan ,  안영수

도시정보

2019 .12

디지털 PLL을 위한 높은 해상도를 갖는 시간-디지털 변환기의 연구

김용우 ,  안태원 ,  문용

대한전자공학회 학술대회

2008 .06

[특집] PLL, DLL＆clock recovery IC 설계 기술

방대성

전자공학회지

2004 .09