메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Yun-Hsiang Chang (National Tsing Hua University) Tsai-Fu Wu (National Tsing Hua University)
저널정보
전력전자학회 ICPE(ISPE)논문집 ICPE 2023-ECCE Asia
발행연도
2023.5
수록면
2,751 - 2,756 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
This study proposes a half-bridge dc-bus spilt-capacitor voltage balancing circuit based on DΣ control. The circuit can be designed according to the load requirements and be connected to a three-phase four-wire inverter. The balancing circuit is used to eliminate dc offsets due to process errors in the upper and lower arm dc-bus capacitor voltages and to eliminate ac components due to unbalanced loads. In addition, this method incorporates the neutral current into the calculation, so that the capacitor voltages are effectively balanced regardless of the load phase or amplitude imbalance. Finally, a dynamic model of the voltage balancing system is derived and validated with Matlab / Simulink numerical analysis software.

목차

Abstract
I. INTRODUCTION
II. SYSTEM ARCHITECTURE
III. BALANCING-CIRCUIT PARAMETERS DESIGN
IV. DESIGN AND SIMULATION RESULTS
CONCLUSION
REFERENCES

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

최근 본 자료

전체보기

댓글(0)

0