메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
이우용 (건국대학교) 박성정 (건국대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2024년도 대한전자공학회 하계학술대회 논문집
발행연도
2024.6
수록면
862 - 866 (5page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
AMBA AXI is a communication protocol for efficient data exchange between various hardware modules. In hardware design, a bus is essential for arbitrating requests between multiple modules without deadlock, and it must be designed to comply with the AMBA AXI protocol for communication between master and slave devices. SystemC Transaction Level Modeling (TLM) is a library widely used for timing simulation before designing hardware in Register Transfer Level (RTL) language, as it allows selective and rapid modeling of hardware signals. In this paper, we use the AMBA TLM library provided by ARM to design a SystemC-TLM-based bus simulation model and introduce the structure of each module that constitutes the bus. Consequently, it is shown that the timing of RTL-based buses and SystemC-TLM-based buses is more than 99% accurate.

목차

Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 구현 및 실험 결과
Ⅳ. 결론 및 향후 연구 방향
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0