고성능 마이크로프로세서 구조의 개요

이용석

대한전자공학회 기타 간행물

1998 .01

LSB 우선 비트직렬 정규기저 곱셈기의 하드웨어 구현

조용석

한국정보기술학회논문지

2013 .01

Standard Basis를 기반으로 하는 유한체내 고속 GF(2^m) 곱셈기 설계

최성수 ,  이영규 ,  박민경 외 1명

대한전자공학회 학술대회

1999 .06

입력 데이터 분할을 이용한 저전력 부스 곱셈기 설계

박종수 ,  김진상 ,  조원경

한국통신학회논문지

2005 .11

유한체 상에서의 효과적인 직렬 곱셈기의 설계

권순학 ,  류희수

한국통신학회논문지

2002 .11

마이크로프로세서 기술

노형래 ,  박성배

전자공학회지

1993 .07

삼항 기약다항식을 위한 효율적인 Shifted Polynomial Basis 비트-병렬 곱셈기

장남수 ,  김창한 ,  홍석희 외 1명

정보보호학회논문지

2009 .04

신경회로망을 이용한 5 * 5 비트 곱셈기와 12 * 12 비트 곱셈기 설계 ( Designed of 5 * 5 bit multiplier and 12 *12 bit multiplier using of Neural Network )

김태훈 ,  정호선 ,  이우일

대한전자공학회 학술대회

1989 .07

인접블록의 움직임벡터를 이용한 고속 움직임추정 방식

소현호 ,  김진상 ,  조원경 외 2명

한국통신학회논문지

2005 .12

생활속의 마이크로프로세서 : 마이크로프로세서를 사용한 통신

이수용

기계저널

1999 .02

고성능 마이크로프로세서 명령어 해석기의 구조

이태영

대한전자공학회 기타 간행물

1998 .01

전류모드 CMOS 다치 논리회로를 이용한 32×32-Bit Modified Booth 곱셈기 설계

이은실 ,  김정범

전자공학회논문지-SD

2003 .12

마이크로프로세서의 발전

맹승렬 ,  이종민

전기의세계

1997 .09

저전력 설계를 위한 면적 절약형 곱셈기 구조에 관한 연구 ( A Hardware Reduced Multiplier for Low Power Design )

이광현 ,  임종석

대한전자공학회 학술대회

1998 .11

저전력 설계를 위한 면적 절약형 곱셈기 구조에 관한 연구

이광현 ,  임종석

대한전자공학회 학술대회

1998 .11

다중처리 마이크로프로세서를 이용한 객체 인식

정용화 ,  박경 ,  한우종

한국정보과학회 학술발표논문집

1999 .10

기약인 all-one 다항식에 의해 정의된 GF(2^m)에서의 효율적인 비트-병렬 곱셈기

장구영 ,  박선미 ,  홍도원

전자공학회논문지-TC

2006 .07

마이크로프로세서 설계 기술

경종민

대한전자공학회 기타 간행물

1992 .01

계층적인 구조를 갖는 고속 병렬 곱셈기 ( A High Speed Parallel Multiplier with Hierarchical Architecture )

진용선 ,  정정화

전자공학회논문지-IE

2000 .09

Leading 0/1 검출 기능을 부가한 곱셈기

김영수 ,  차영호 ,  조경연 외 1명

대한전자공학회 학술대회

2000 .06