An Optimal State Assignment Algorithm of Sequential Circuit for VLSI Design

Jae Yun Lim ,  In Chil Lim

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1988 .01

VLSI 설계 자동화에 대한 연구

경종민

제어로봇시스템학회 국내학술대회 논문집

1986 .10

VLSI 자동설계기술 ( Design Automation for VLSI )

유영욱

대한전자공학회 학술대회

1987 .01

VLSI를 활용한 순차제어기의 자동설계에 관한 연구

박충규 ,  조동섭

대한전기학회 학술대회 논문집

1983 .07

VLSI의 설계검증을 위한 계층적 회로 추출 알고리듬 ( Hierarchical Circuit Extract Algorithm for VLSI Design Verification )

임재윤 ,  임인칠

전자공학회논문지

1988 .08

블록 효과 감소 알고리듬의 VLSI 회로 구현

김희정 ,  박성모 ,  최진호 외 1명

한국멀티미디어학회 학술발표논문집

2002 .11

VLSI Design of HAS-160 Algorithm

Ju Dai Hyun ,  Byeong Yoon Choi

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07

VLSI 설계와 자동화 소프트웨어

이윤식

한국정보과학회 영남지부 학술발표논문집

2002 .12

VLSI Design

경종민

대한전자공학회 단기강좌

1983 .01

VLSI의 신뢰성 ( Reliability Issues in VLSI )

이귀로

대한전자공학회 학술대회

1987 .05

저 전력을 위한 VLSI 설계 최적화 ( Lower Power Driven VLSI Design Optimization )

조준동

CAD 및 VLSI 설계연구회지

1995 .01

VLSI설계와 CAD기술개발

오길록

전자진흥

1985 .01

블록 정합 알고리듬의 효율적인 VLSI설계 ( An Efficient VLSI Implementation for Block Image Algorithm )

강용관 ,  김동욱 ,  최종수

대한전자공학회 학술대회

1994 .01

VLSI 기술언어 시스템상에서의 논리회로 시뮬레이터 설계 ( Design of a Logic Simulation on VLSI Description Language Systems )

어수열 ,  임채철 ,  류혜정 외 8명

대한전자공학회 학술대회

1992 .11

임계경로 추적을 이용한 VLSI회로의 지연 테스트 생성 알고리듬 ( A Delay Test Generation Algorithm for VLSI Circuits using the Critical Path Tracing )

박준 ,  이병양 ,  이인학 외 7명

대한전자공학회 학술대회

1993 .11

VLSI System CAD에 관한 硏究

朴鎭秀

한국통신학회논문지

1983 .04

VLSI 회로 테스트 자동 생성 시스템

박은세

대한전자공학회 학술대회

1997 .01

VLSI 설계를 위한 동시수행 하드웨어 자원 할당 및 바인딩 알고리듬

최지영 ,  인치호 ,  김희석

한국통신학회논문지

2000 .10

VLSI 한계

김충기

대한전자공학회 단기강좌

1983 .01

VLSI의 논리 회로 최적화를 위한 Rule-Based System

이성봉 ,  이재흥 ,  정정화

대한전자공학회 학술대회

1985 .06