임계경로 추적을 이용한 VLSI회로의 지연 테스트 생성 알고리듬

박준 ,  이병양 ,  이인학 외 7명

대한전자공학회 학술대회

1993 .11

VLSI의 임계경로 선택

조원일 ,  김종현 ,  김동욱

대한전자공학회 학술대회

1997 .11

VLSI의 임계경로 선택 ( A Critical Path Selection in VLSI )

조원일 ,  김종현 ,  김동욱

대한전자공학회 학술대회

1997 .11

블록 효과 감소 알고리듬의 VLSI 회로 구현

김희정 ,  박성모 ,  최진호 외 1명

한국멀티미디어학회 학술발표논문집

2002 .11

VLSI의 설계검증을 위한 계층적 회로 추출 알고리듬 ( Hierarchical Circuit Extract Algorithm for VLSI Design Verification )

임재윤 ,  임인칠

전자공학회논문지

1988 .08

VLSI 회로 테스트 자동 생성 시스템

박은세

대한전자공학회 학술대회

1997 .01

VLSI 회로의 테스트 패턴 생성 기술

박은세

전자공학회지

1995 .12

A Path-Delay Test Generator for Large VLSI Circuits

Bill Unde ,  wood ,  Sungho Kang 외 1명

ICVC : International Conference on VLSI and CAD

1993 .01

VLSI Design of HAS-160 Algorithm

Ju Dai Hyun ,  Byeong Yoon Choi

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07

VLSI Design

경종민

대한전자공학회 단기강좌

1983 .01

고속 VLSI 회로에서 전송선의 지연시간 모델

윤성태 ,  어영선

대한전자공학회 학술대회

1999 .11

테스트 패턴 생성이 용이한 VLSI 논리 설계 방식 ( A VLSI Logic Design Structure for Reduction of Test pattern Generation Effort )

한석붕 ,  김은성 ,  정준모 외 1명

대한전자공학회 학술대회

1985 .01

VLSI의 신뢰성 ( Reliability Issues in VLSI )

이귀로

대한전자공학회 학술대회

1987 .05

블록 정합 알고리듬의 효율적인 VLSI설계 ( An Efficient VLSI Implementation for Block Image Algorithm )

강용관 ,  김동욱 ,  최종수

대한전자공학회 학술대회

1994 .01

VLSI설계와 CAD기술개발

오길록

전자진흥

1985 .01

VLSI 한계

김충기

대한전자공학회 단기강좌

1983 .01

VLSI 설계 자동화에 대한 연구

경종민

제어로봇시스템학회 국내학술대회 논문집

1986 .10

VLSI System CAD에 관한 硏究

朴鎭秀

한국통신학회논문지

1983 .04

VLSI 설계자동화 시스템을 위한 순서회로의 최적상태코드 할당 알고리듬 ( An Optimal State-Code Assignment Algorithm of Sequential Circuits for VLSI Design Automation Systems )

임재윤 ,  임인칠

전자공학회논문지

1989 .01

VLSI 자동설계기술 ( Design Automation for VLSI )

유영욱

대한전자공학회 학술대회

1987 .01