VLSI 회로 테스트 자동 생성 시스템

박은세

대한전자공학회 학술대회

1997 .01

테스트 패턴 생성이 용이한 VLSI 논리 설계 방식 ( A VLSI Logic Design Structure for Reduction of Test pattern Generation Effort )

한석붕 ,  김은성 ,  정준모 외 1명

대한전자공학회 학술대회

1985 .01

순차회로의 테스트생성 기술

최호용

전자공학회지

1998 .11

임계경로 추적을 이용한 VLSI회로의 지연 테스트 생성 알고리듬 ( A Delay Test Generation Algorithm for VLSI Circuits using the Critical Path Tracing )

박준 ,  이병양 ,  이인학 외 7명

대한전자공학회 학술대회

1993 .11

VLSI Design

경종민

대한전자공학회 단기강좌

1983 .01

부동소수점 DSP core의 내장된 자체 테스트 회로 구현

진명구 ,  장훈

한국정보과학회 학술발표논문집

1999 .04

VLSI설계와 CAD기술개발

오길록

전자진흥

1985 .01

임계경로 추적을 이용한 VLSI회로의 지연 테스트 생성 알고리듬

박준 ,  이병양 ,  이인학 외 7명

대한전자공학회 학술대회

1993 .11

VLSI의 신뢰성 ( Reliability Issues in VLSI )

이귀로

대한전자공학회 학술대회

1987 .05

VLSI 기술언어 시스템상에서의 논리회로 시뮬레이터 설계 ( Design of a Logic Simulation on VLSI Description Language Systems )

어수열 ,  임채철 ,  류혜정 외 8명

대한전자공학회 학술대회

1992 .11

VLSI 자동설계기술 ( Design Automation for VLSI )

유영욱

대한전자공학회 학술대회

1987 .01

테스트 용이성을 고려한 VLSI 설계 방식

임인칠

전자공학회잡지

1984 .10

VLSI의 논리 회로 최적화를 위한 Rule-Based System

이성봉 ,  이재흥 ,  정정화

대한전자공학회 학술대회

1985 .06

VLSI의 논리회로 최적화를 위한 Rule-Based System ( A Rule-Based System for Logic Optimization of VLSI )

이성봉 ,  이재흥 ,  정정화

대한전자공학회 학술대회

1985 .01

디스플레이 테스트를 위한 패턴 생성 회로 설계

조경연

대한전자공학회 학술대회

2003 .07

테스트 패턴 생성이 容易한 VLSI 論理設計方式

韓晳鵬 ,  金股成 ,  鄭骏模 외 1명

대한전자공학회 학술대회

1985 .06

VLSI 기술개발과 전망

장기현

전자공학회잡지

1980 .12

상용화된 VLSI 칩들의 테스트 용이화 설계기술

송오영 ,  장훈

전자공학회지

1999 .01

블록 효과 감소 알고리듬의 VLSI 회로 구현

김희정 ,  박성모 ,  최진호 외 1명

한국멀티미디어학회 학술발표논문집

2002 .11

VLSI회로의 그래프 탐색 알고리즘에 관한 연구

김현호 ,  장중식 ,  이천희

한국정보과학회 학술발표논문집

1999 .10