지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2005.6
- 수록면
- 17 - 22 (6page)
이용수
초록· 키워드
오류제보하기
동기방식 System에서는 모든 하위 Block에서 동일한 시간정보를 유지하는 것이 중요하다. 대부분의 기능들이 기준 Clock에 동기된 시간정보를 가지고 구현되므로 시간정보가 틀려지면 System에 치명적인 영향이 미치게 된다. 그러므로, 중요 Block에서는 이러한 시간정보/Clock Signal의 정상 수신여부를 점검하는 부분이 꼭 필요하다. 본 논문에서는 Clock Signal을 점검하는 방법을 살펴보면서 발생할 수 있는 문제점에 대해 논하고 대안을 제시하고자 한다.
목차
요 약
Abstract
Ⅰ. 서 론
Ⅱ. 동기 시스템에서의 Clock Signal Monitoring Logic
Ⅲ. 결 론
참고문헌
저자소개
참고문헌 (3)
참고문헌 신청
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Pulsed-Vdd: Synchronous Circuit Design without Clock Network
대한전자공학회 ISOCC
2013 .11
-
Design of Clock Gears for Low-power Media Bus
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로
대한전자공학회 학술대회
2009 .07
-
Pulsed-Vdd : 클럭 네트워크가 없는 동기회로 설계
대한전자공학회 학술대회
2013 .07
-
안전한 MCU 클럭 보호를 위한 온칩 클럭 검사기 기반 자동화된 글리치 프리 백업 클럭 변환 기법
대한전자공학회 학술대회
2015 .06
-
Design Methodologies for Reliable Clock Networks
Journal of Computing Science and Engineering
2012 .12
-
All-Optical Clock Signal Extraction from Non-Return-to-Zero Signal for Optical Clock Recovery
OPTOELECTRONICS & COMMUNICATIONS CONFERENCE
1997 .01
-
스파인 구조를 갖는 클락 분배 네트워크의 특성 분석
대한전자공학회 학술대회
2015 .11
-
An On-Chip Test Clock Control Scheme for Circuit Aging Monitoring
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013 .02
-
Clock Tree Synthesis 효율화를 위한 pre - layout단계의 clock network 분석 기능의 구현
대한전자공학회 기타 간행물
2001 .11
-
A 4 Clock Cycle 64X64 Multiplier with 60 MHz Clock Frequency
KITE JOURNAL OF ELECTRONICS ENGINEERING
1991 .01
-
새로운 낮은 스큐의 클락 분배망 설계 방법
전자공학회논문지-SD
2004 .05
-
Automatic Clock Jitter Analysis Considering Clock Divider
대한전자공학회 ISOCC
2009 .11
-
Clock Design Techniques Considering Circuit Reliability
대한전자공학회 ISOCC
2011 .11
-
Low Power Clock Distribution
대한전자공학회 학술대회
1997 .01
-
Elimination of Clock Jump Effects in Low-Quality Differential GPS Measurements
Journal of Electrical Engineering & Technology
2012 .07
-
동기 노드 클럭의 품질 측정과 클럭 위상 잡음의 컴퓨터 시뮬레이션 ( The Characterization of Synchronous Node Clock and the Computer Simulation of Clock Phase Noise )
한국통신학회 학술대회논문집
1998 .01
-
저 전력 구조를 갖는 Real - time Clock 설계 구현
대한전자공학회 기타 간행물
2001 .11
-
An Approach for GPS Clock Jump Detection Using Carrier Phase Measurements in Real-Time
Journal of Electrical Engineering & Technology
2012 .05
-
Three-dimensional Pipeline Clock Network Design with Multi-Layer Processor Chip and Multi-Clock VLSI System
대한전자공학회 ISOCC
2013 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017721681