지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
Ⅰ. 서론
Ⅱ. 회로 설계
Ⅲ. 모의 실험 결과
Ⅳ. 결론
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
저전력 500㎒ CMOS PLL 주파수합성기 설계
대한전기학회 학술대회 논문집
2006 .10
CMOS IF PLL 주파수합성기 설계
전자공학회논문지-SD
2003 .08
주파수 동기를 위한 저 잡음 2.5V 300㎒ CMOS PLL
대한전자공학회 학술대회
2003 .07
주파수 합성기를 위한 PLL 설계
한국통신학회 학술대회논문집
1998 .07
주파수 합성기를 위한 PLL 설계 ( A Design of PLL for Frequency Synthesizer )
한국통신학회 학술대회논문집
1998 .01
UWB 주파수합성기용 CMOS PLL 설계
한국통신학회 학술대회논문집
2011 .06
PLL 주파수 합성기를 위한 dual-modulus 프리스케일러와 차동 전압제어발진기 설계
한국정보통신설비학회 학술대회
2006 .01
저 전력 클록 합성기 PLL 설계
대한전자공학회 학술대회
2005 .05
PLL Frequency Synthesizer with Hidden Prescaler
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1996 .01
A 3.3V High Speed CMOS PLL Frequency Synthesizer with a Wide Locking Range
대한전자공학회 학술대회
1998 .01
2진 입력 위상누산기를 이용한 디지탈 PLL 주파수합성기 설계 ( Design of a digital PLL frequency synthesizer using a phase accumulator )
대한전자공학회 학술대회
1995 .01
A 8.35-㎓ Low Phase Noise PLL in 130-㎚ CMOS
대한전자공학회 ISOCC
2012 .11
PLL 주파수 합성기에서 발생하는 위상잡음의 영향 ( The Effect on Phase Noise from PLL Frequency Synthesizer )
한국전자파학회논문지
2001 .10
주파수합성기의 Phase Noise 예측 및 3차 PLL 시스템에서의 1/f Noise Modeling
한국정보통신학회논문지
2001 .07
자체귀환형 2단 고리발진기를 이용한 고속 CMOS PLL 설계
대한전자공학회 학술대회
1999 .06
Improvement of the Prescaler Method by the ( N + 1/2 ) Pulse Swallow Type PLL Frequency Synthesizer
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1997 .01
USN 센서노드용 5.0㎓ 광대역 RF 주파수합성기의 구현
전자공학회논문지-SD
2011 .04
USN 센서노드용 5.0㎓ 광대역 RF 주파수합성기의 설계
전자공학회논문지-CI
2008 .11
2.5㎓ 0.25㎛ CMOS Dual-Modulus 프리스케일러 설계
대한전기학회 학술대회 논문집
2006 .10
CMOS 공정을 이용한 3.12GHz PLL 설계
대한전자공학회 학술대회
2005 .05
0