지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2011.4
- 수록면
- 243 - 246 (4page)
이용수
초록· 키워드
오류제보하기
CMOS 트랜지스터의 크기가 나노 영역으로 진입하면서 SoC 설계에서 여러 가지 칩 변수의 변화를 모니터하는 온 칩 모니터링 회로의 집적화가 증가하고 있다. 특히, NBTI/HCI와 같은 노화 현상에 기인하는 성능 저하는 신뢰할 수 있는 SoC 설계에서 가장 중요한 이슈 중 하나이다. 그리므로, 본 논문에서는 노화된 MOSFET의 성능 저하를 모니터링하기 위하여 문턱 전압 측정을 사용한 온 칩 노화 모니터링 회로를 45㎚ 예측 MOSFET 기술과 HCI 예측 모델로 구현하였다. 제안된 모니터링 회로는 노화 현상에 기인하는 성능 저하를 극복하기 위한 자기 적응형 포스트-실리콘 튜닝 기법의 중요한 부분 중에 하나가 된다. 본 논문에서는 자기 적응형 포스트-실리콘 튜닝 시스템으로써 HCI 효과에 의해서 유도되는 파워 게이팅 구조에서의 성능 감소와 웨이크업(wake-up) 시간의 증가를 보상하는 새로운 자기 적응형 포스트-실리콘 튜닝 구조를 제안한다.
목차
요약
Abstract
Ⅰ. Introduction
Ⅱ. HCI
Ⅲ. On-Chip HCI Monitoring Circuit
Ⅳ. Self-Adaptive Post-Silicon Tuning PG
Ⅴ. Experimental Results
Ⅵ. Conclusions
References
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-000250030