지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC : 2006 Proceedings volume 2
- 발행연도
- 2006.7
- 수록면
- 137 - 140 (4page)
이용수
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
Abstract
1. Introduction
2. Architecture
3. Circuit Design
4. Simulation results
5. Conclusion
Acknowledgment
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
PLL-based reference-less CDR을 위한 데이터 폭을 측정하는 주파수 검출기
대한전자공학회 학술대회
2015 .11
-
LC형 다중 위상 PLL 이용한 40Gb/s 0.18㎛ CMOS 클록 및 데이터 복원 회로
전자공학회논문지-SD
2008 .04
-
10 GHz - to - 14GHz LC VCO Based Charge-Pump PLL With 40nm Low Power CMOS Technology
대한전자공학회 학술대회
2019 .06
-
USB 3.0을 위한 2.5GHz 주파수 속도를 갖는 LC PLL 구현 및 LC VCO의 Phase Noise 분석
대한전자공학회 학술대회
2013 .11
-
PLL 방식 10Gb/s 클럭추출 및 데이터 재생회로
대한전자공학회 학술대회
1996 .11
-
PLL방식 10 Gb/s 클럭추출 및 데이터 재생회로 ( 10 Gb/s Clock Extraction and Data Regeneration Circuit Implemented with a PLL )
대한전자공학회 학술대회
1996 .11
-
CMOS 공정을 이용한 3.12GHz PLL 설계
대한전자공학회 학술대회
2005 .05
-
A 5-Gb/s 11.4㎽ Half-Rate CDR in 0.18㎛ CMOS
대한전자공학회 ISOCC
2013 .11
-
9.4GHz PLL VCO의 설계에 관한 연구 ( A Study on the Design of 9.4GHz PLL VCOs )
대한전자공학회 학술대회
1993 .05
-
An Adaptive-Bandwidth Referenceless CDR with Small-area Coarse and Fine Frequency Detectors
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .06
-
1.25Gb/s Burst-mode CDR with Robustness to Duty Cycle Distortion
대한전자공학회 학술대회
2005 .05
-
26GHz대 주파수 합성기 제작에 관한 연구 ( A Study on the Design of 26GHz PLL Synthesizer )
대한전자공학회 학술대회
1997 .10
-
26GHz대 주파수 합성기 제작에 관한 연구 ( A Study on the design of 26GHz PLL synthesizer )
한국통신학회 학술대회논문집
1997 .01
-
GHz 급 charge - pump PLL 응용을 위한 루프 필터 설계 ( Design of loop - filter for GHz - range charge - pump PLL )
전자공학회논문지-C
1997 .11
-
5GHz 4-Phase Integer-N All-Digital PLL의 설계
대한전자공학회 학술대회
2012 .11
-
An ADPLL for 3GHz CDR Transceiver
대한전자공학회 ISOCC
2005 .10
-
입력 지터에 강한 순수 디지털 클럭 데이터 복원 및 복호 회로
전자공학회논문지
2017 .12
-
Low Jitter 1.56GHz PLL Clock Generator for 3.125Gb/s/ch CMOS Serial Link Transceiver
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006 .07
-
CDRS 개발기술평가에 있어서 어려운점과 극복방안
한국에너지학회 학술발표회
2003 .05
이 논문의 저자 정보
이 논문과 함께 이용한 논문
AC모터드라이브 라인필터의 축소화를 위한 신형 하이브리드고조파필터 제안
박병주
,
윤동철
,
오정철
외 4명
전기학회논문지 P
2018
.03
시험발사체에 대한 자체 전자파적합성 시험에서 위성항법수신기의 운용결과
권병문
,
신용설
,
마근수
한국항공우주학회 학술발표회 초록집
2017
.11
5G 이동통신 구축을 위한 EMC 요구 사항 고찰
송태승
전자파기술
2018
.01
Power Control Strategies for Single-Phase Voltage-Controlled Inverters with an Enhanced PLL
Jiayuan Gao
,
Jinbin Zhao
,
Chaojie He
외 2명
JOURNAL OF POWER ELECTRONICS
2018
.01
인휠 전기 구동 기반의 능동안전지원 알고리즘 개발
황윤형
,
양인범
한국산학기술학회 논문지
2017
.12
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001056476