지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.15 No.2
- 발행연도
- 2015.4
- 수록면
- 177 - 183 (7page)
이용수
초록· 키워드
오류제보하기
A high speed VLSI digital Winner-Take-All (WTA) circuit called simultaneous digital WTA (SDWTA) circuit is presented in this paper. A minimized comparison-cell (w-cell) is developed to reduce the size and to achieve high-speed. The w-cell which is suitable for VLSI implementation consists of only four transistors. With a minimized comparison cell structure SDWTA can compare thousands of data simultaneously. SDWTA is scalable with O(mlog n) time-complexity for n of m-bit data. According to simulations, it takes 16.5 ns with 1.2V-0.13 mm process technology in finding a winner among 1024 of 16-bit data.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. SIMULTANEOUS DIGITAL WTA CIRCUIT
Ⅲ. EXPERIMENTS
Ⅳ. CONCLUSIONS
REFERENCES
참고문헌 (20)
참고문헌 신청
M. A. G. Andreou / 1991 / Current-mode subthreshold MOS circuits for analog VLSI neural systems / IEEE Trans. Neural Netw 2(2):205~213
R. Kalim / 1999 / Semi-parallel rankorder filtering in analog VLSI / Proc. IEEE ISCAS'99 2:232~235
M. Rahman / 2009 / A high speed and high resolution VLSI Winnertake- all circuit for neural networks and fuzzy systems / IEEE ISSCC2009 :1~4
J. Lazzaro / 1989 / Winner-Take- All Networks of O(n) Complexity, vol. 1 / Morgan Kaufmann :703~711
J. A. Startzyk / 1993 / CMOS current-mode winner-take-all circuit with both excitatory and inhibitory feedback / Electron. Lett 29(10):908~910
R. Kalim / 1999 / Semi-parallel rankorder filtering in analog VLSI / Proc. IEEE ISCAS'99 2:232~235
M. Rahman / 2009 / A high speed and high resolution VLSI Winnertake- all circuit for neural networks and fuzzy systems / IEEE ISSCC2009 :1~4
J. Lazzaro / 1989 / Winner-Take- All Networks of O(n) Complexity, vol. 1 / Morgan Kaufmann :703~711
J. A. Startzyk / 1993 / CMOS current-mode winner-take-all circuit with both excitatory and inhibitory feedback / Electron. Lett 29(10):908~910
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
유전 알고리즘을 이용한 무기표적할당 최적화
한국지능시스템학회 논문지
2019 .06
-
A Parallel Search Algorithm and Its Implementation for Digital k-Winners-Take-All Circuit
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .08
-
현실적 전장 환경 반영을 위한 무기-표적 할당 기술 동향 연구: 최적 해법부터 심층 강화학습까지
한국통신학회논문지
2025 .02
-
디지털 VLSI 회로의 자동 합성을 위한 Shell Script 구현
대한전자공학회 학술대회
2023 .06
-
Rogowski Coil 기반의 전류 센싱 회로를 적용한 SiC MOSFET 단락 보호 회로 설계
전력전자학회논문지
2021 .06
-
Active Cell Balancing Circuit for Series-connected Battery Cells
ICPE(ISPE)논문집
2015 .06
-
The Electrical Modeling extraction of pn junction for VLSI circuits
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2015 .06
-
양방향 모델을 적용한 Full-image Guided Filter의 효율적인 VLSI 구조
한국통신학회 학술대회논문집
2016 .01
-
Active Cell Balancing Circuit Based on the Forward Converter with an RCD circuit
ICPE(ISPE)논문집
2015 .06
-
Genetic Circuit Construction for Cellular Logic Operations
한국생물공학회 학술대회
2022 .09
-
국내 서킷을 활용한 차량 한계성능 개발방안 연구
신뢰성응용연구
2019 .06
-
Review of Short-circuit Protection Circuits for SiC MOSFETs
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2023 .04
-
저전력 VLSI SOC 최적화를 위한 3T_GC_eDRAM 분석
대한전자공학회 학술대회
2022 .11
-
연료전지 수치해석을 이용한 등가회로 모델링 연구
한국수소및신에너지학회논문집
2022 .06
-
Memory Allocation-based VLSI Design for HEVC Deblocking Filter
전기학회논문지
2020 .11
-
고성능 XOR-XNOR 회로 구현
한국전자통신학회 논문지
2022 .04
-
차량용 인버터의 능동단락 회로 동작에 관한 연구
한국자동차공학회 추계학술대회 및 전시회
2022 .11
-
빠른 전하 균일화를 위한 새로운 구조의 셀 밸런싱 회로
전력전자학회논문지
2015 .04
-
Universal Short-Circuit and Open-Circuit Fault Detection for an Inverter
ICPE(ISPE)논문집
2023 .05
-
양방향 모델을 적용한 Full-image Guided Filter의 효율적인 VLSI 구조
한국통신학회논문지
2016 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2016-569-001461744