지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
1. 서론
2. 비동기 회로의 데이터 전송방식
3. Modified Booth 알고리즘
4. 승산기의 구조 및 회로 설계
5. 결과
6. 결론
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
Design of an 32 bit Asynchronous Multiplier
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1998 .01
8X8 비트 CMOS 병행 승산기 설계 ( Design of 8X8 Bit CMOS Parallel Multiplier )
한국통신학회 학술대회논문집
1989 .01
8 x 8 비트 CMOS 병행 승산기 설계 ( Design of 8 x 8 bit CMOS Parallel Multiplier )
특정연구 결과 발표회 논문집
1989 .01
FPGA를 이용한 비동기 마이크로파이프라인 방식의 승산기 설계 ( Design of Asynchronous Micropipelined Multiplier in FPGA )
한국통신학회 전문대학 논문지
1996 .01
저전력 DSP 응용을 위한 오차보상을 갖는 가변 정밀도 승산기 코어 생성기
한국통신학회논문지
2005 .02
4-비트 리코딩 기법을 이용한 64-b x 67-b 병렬 승산기 설계 ( A Design of 64-b x 67-b Parallel Multiplier using 4-bit Recording Scheme )
대한전자공학회 학술대회
1994 .11
병렬 승산기의 설계 및 구현 ( The Design and Implementation of Parallel Multipliers )
전자공학회논문지-A
1991 .03
마이크로파이프라인 구조의 16bit 비동기 곱셈기
대한전자공학회 학술대회
2000 .06
4-비트 리코딩 기법을 이용한 64-b x 67-b 병렬 승산기 설계
대한전자공학회 학술대회
1994 .11
저전력 비동기 곱셈기를 위한 배열 구조
대한전자공학회 학술대회
2000 .06
유한체 GF(2m)상의 고속 병렬 승산기의 설계
전자공학회논문지-SC
2006 .09
회로 복잡도를 개선한 AOP 기반의 GF(2m) 승산기
대한전자공학회 학술대회
2003 .07
진보된 승산기 구성에 관한 연구
대한전자공학회 학술대회
2017 .06
고속 병렬 승산기의 설계 및 구현 ( The Design and Implementation of Fast Parallel Multipliers )
대한전자공학회 학술대회
1990 .11
고속 병렬 승산기의 설계 및 구현
대한전자공학회 학술대회
1990 .11
단정도/배정도 승산을 위한 200-㎒@2.5-V 이중 모드 승산기
한국정보통신학회논문지
2000 .12
신경회로망을 이용한 5 * 5 비트 곱셈기와 12 * 12 비트 곱셈기 설계 ( Designed of 5 * 5 bit multiplier and 12 *12 bit multiplier using of Neural Network )
대한전자공학회 학술대회
1989 .07
저전력 승산기 보조 프로세서 설계
대한전자공학회 학술대회
2001 .06
비동기 유한 상태기로부터 비동기 제어 회로의 합성에 관한 연구
대한전자공학회 학술대회
1994 .11
비동기 유한 상태기로부터 비동기 제어회로의 합성에 관한 연구 ( A Study on the Synthesis of Asynchronous Control Circuits from Asynchronous Finite State Machines )
대한전자공학회 학술대회
1994 .11
0