메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Philipp Marc Roschatt (University of Cambridge) Richard A. McMahon (University of Cambridge) Stephen Pickering (Jaguar Land Rover Ltd)
저널정보
전력전자학회 ICPE(ISPE)논문집 ICPE 2015-ECCE Asia
발행연도
2015.6
수록면
1,047 - 1,052 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
The low threshold voltage of Gallium Nitride enhancement mode FETs is a concern in high current high frequency synchronous DC-DC buck converters. Applying a negative gate voltage to the low side FET to improve the dV/dt robustness increases the voltage drop between source and drain during dead-time conduction. This has consequences not only on the efficiency, but more importantly on the bootstrap voltage. Even with precise dead-timing, the large voltage drop from drain to source still results in a significant variation of the bootstrap voltage. This results in a change of gate turn on speed and increases the dV/dt stress. The very short dead-time needed to avoid great variations in the bootstrap voltage means that the voltage drop from source to drain can no longer bet treated as a constant as it varies greatly during the dead-time.

목차

Abstract
I. INTRODUCTION
II. CONVERTER
III. FIRST DEAD-TIME CONDUCTION
IV. SECOND DEAD-TIME CONDUCTION
V. CONCLUSION AND FUTURE WORK
REFERENCES

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0