메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Håvard Lefdal Hove (Norwegian University of Science and Technology (NTNU)) Ole Christian Spro (Norwegian University of Science and Technology (NTNU)) Dimosthenis Peftitsis (Norwegian University of Science and Technology (NTNU)) Giuseppe Guidi (SINTEF Energy Research) Kjell Ljøkelsøy (SINTEF Energy Research)
저널정보
전력전자학회 ICPE(ISPE)논문집 ICPE 2019-ECCE Asia
발행연도
2019.5
수록면
883 - 890 (8page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
This paper presents a voltage-controlled multistage gate driver topology for delay time minimization that improves the converter output voltage quality while supplying a motor load. Three gate driver topologies for SiC MOSFETs are compared based on their dead time requirement in a bridge leg converter. Experimental results of the gate driver delay times are reported and are used as input to a simulated motor drive application. Results show that turn-off delay times can be reduced by up to 74% for the multistage driver compared to the conventional counterpart when the rate of change for the converter voltage output is limited to 10 V/ns. Furthermore, minimizing the dead time increases the linearity region of the output voltage from the converter by 1.8% to 3.8% and reduces the current THD in the linear region by up to 7.7% when switching at 15 kHz.

목차

Abstract
I. INTRODUCTION
II. GATE DRIVERS
III. EXPERIMENTAL VALIDATION OF DRIVER TOPOLOGIES
IV. EFFECT OF DEAD TIME ON DIFFERENT PWM MODULATION TECHNIQUES
V. CONCLUSION
REFERENCES

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0