메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Jong Kang Park (Sungkyunkwan University) Myoungha Kim (Sungkyunkwan University) Jong Tae Kim (Sungkyunkwan Univ.)
저널정보
대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.17 No.1
발행연도
2017.2
수록면
65 - 78 (14page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Single Event Transient has a critical impact on highly integrated logic circuits which are currently common in various commercial and consumer electronic devices. Reliability against the soft and intermittent faults will become a key metric to evaluate such complex system on chip designs. Our previous work analyzing soft errors was focused on parallelizing and optimizing error propagation procedures for individual transient faults on logic and sequential cells. In this paper, we present a new propagation technique where a fault binary decision diagram (BDD) continues to merge every new fault generated from the subsequent logic gate traversal. BDD-based transient fault analysis has been known to provide the most accurate results that consider both electrical and logical properties for the given design. However, it suffers from a limitation in storing and handling BDDs that can be increased in size and operations by the exponential order. On the other hand, the proposed method requires only a visit to each logic gate traversal and unnecessary BDDs can be removed or reduced. This results in an approximately 20-200 fold speed increase while the existing parallelized procedure is only 3-4 times faster than the baseline algorithm.
#Single Event Transient #soft error #Binary Decision Diagram #logic circuit #reliability

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. RELATED WORKS
Ⅲ. SER ESTIMATION BASED ON BDD PROPAGATION
Ⅳ. PROPOSED BDD PROPAGATION TECHNIQUES
Ⅴ. EXPERIMENTS
Ⅵ. CONCLUSION
REFERENCES

참고문헌 (22)

참고문헌 신청
M. Ebrahimi, A. Evans, M. B. Tahoori, D. Alexandrescu and V. Chandra, “Comprehensive Analysis of Sequential and Combinational Soft Errors in an Embedded Processor,” IEEE Trans. on CAD of Integrated Circuits and Systems, Vol. 34, No. 10, pp. 1586-1599, Apr., 2015. R. D. Schrimpf, M. A. Alles, F. E. Mamouni, D. M. Fleetwood, R. A. Weller and R. A. Reed, “Soft Errors in Advanced CMOS Technologies,” Proc. of 11th IEEE Solid-State and Integrated Circuit Tech., pp.1-4, Oct., 2012. H. Liu and S. Datta, “Soft-Error Performance Evaluation on Emerging Low Power Devices,” IEEE Trans on. Device and Materials Reliability, Vol. 14, No. 2, pp.732-741, Apr., 2014. M. Ebrahimi, H. Asadi, R. Bishnoi and M. B. Tahoori, “Layout-Based Modeling and Mitigation of Multiple Event Transients,” IEEE Trans. on CAD of Integrated Circuits and Systems, Vol. 35, No. 3, pp. 367-379, July, 2016. M. Ebrahimi, R. Seyyedi, L. Chen and M. B. Tahoori, “Event-driven Transient Error Propagation: A Scalable and Accurate Soft Error Rate Estimation Approach,” Proc. of 20th ASP-DAC, pp.743-748, Jan., 2015.

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2017-569-002321516