메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
조근호 (Seokyeong University)
저널정보
한국전기전자학회 전기전자학회논문지 전기전자학회논문지 제22권 제1호
발행연도
2018.3
수록면
98 - 103 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
차세대 반도체로 각광받고 있는 CNTFET은 기존 MOSFET의 Source와 Drain 사이에 CNT를 배치하여 그 성능을 향상시킬 수 있는 구조를 가지고 있으나, 다양한 CNT 배치로 인한 CNTFET의 구조적 변화는 소자 성능에 대한 해석의 복잡도를 증가시켜, 공정 편차가 반도체 소자 성능에 미치는 영향을 분석하고자 할 때, 기존의 MOSFET에 비해 보다 많은 계산을 요구하는 문제점을 가지고 있다. 이러한 문제점은 공정편차 분석에 필요한 시뮬레이션 시간을 급격하게 증가시키고 기존 툴(tool)로 분석할 수 없는 경우를 포함하고 있어 CNTFET으로 회로를 디자인 하는데 중요한 걸림돌로 작용하고 있다. 본 연구에서는 시뮬레이션의 급격한 증가를 해결하기 위한 방법으로서 기존 Linear Programming이 활용될 수 있음을 보이고 그 효과에 대해 자세히 논의하고자 한다. 시뮬레이션 결과 CNT 최대 배치수가 6에서 12까지 증가할 때, Linear Programming 방법은 시뮬레이션 횟수를 약 2.5배 감소시킬 수 있음을 보이고 있다.

목차

Abstract
요약
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 결론
References

참고문헌 (10)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2019-056-000174013