메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
김동식 (코리아텍) 채상훈 (호서대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제56권 제1호(통권 제494호)
발행연도
2019.1
수록면
48 - 54 (7page)
DOI
10.5573/ieie.2019.56.1.48

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 0.18㎛ 실리콘 CMOS 기술을 이용한 협대역 IoT 체계의 센서노드 무선통신부에 적용할 수 있는 분수형 N-PLL 기반의 RF 주파수 합성기의 구현에 대하여 기술하였다. 유럽과 미국의 200KHz 협대역 채널간격을 얻기 위하여 868.1MHz ∼ 914.9MHz의 주파수 범위를 갖는 LoRaWAN 시스템용 주파수 합성기를 설계하였다. 특히 내대역에서의 양호한 위상잡음 특성을 얻기 위하여 3비트 제어에 의해 차지펌프의 전류를 조정할 수 있게 하였다. 차지펌프의 전류를 0.05㎃에서 0.3㎃까지 변화시켰을 때 위상잡음은 1KHz 오프셋 주파수에서 –56.21dBc/Hz ∼–72.24dBc/Hz로 측정되었다. 실험을 통하여 위상잡음은 차지펌프의 전류증가를 통하여 개선할 수 있음을 알 수 있었다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 센서노드의 구성
Ⅲ. 주파수 합성기 회로 설계
Ⅳ. 레이아웃 설계
Ⅴ. 칩 제작 및 측정 결과
ⅤI. 결론
REFERENCES

참고문헌 (10)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0